JPH0244779A - 光駆動型半導体装置 - Google Patents
光駆動型半導体装置Info
- Publication number
- JPH0244779A JPH0244779A JP63196343A JP19634388A JPH0244779A JP H0244779 A JPH0244779 A JP H0244779A JP 63196343 A JP63196343 A JP 63196343A JP 19634388 A JP19634388 A JP 19634388A JP H0244779 A JPH0244779 A JP H0244779A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- layer
- solar cell
- poly
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/546—Polycrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
Landscapes
- Light Receiving Elements (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は光結合型固体リレー装置などに使用する光駆動
型半導体装置に関する。
型半導体装置に関する。
（従来の技術）
近年、半導体技術の急速な発展に伴い、制御システムに
おけるハードウェアの高性能化および小型化に関する要
求が増大すると共に、そのデジタル化が進行している。
おけるハードウェアの高性能化および小型化に関する要
求が増大すると共に、そのデジタル化が進行している。
しかしながら、これら制御システムの入出力部は依然と
してアナログ信号を処理しており、システム全体から見
ると、同一システム内にデジタル回路とアナログ回路と
が混在している。従って、アナログ信号（特に、微小電
圧および電流）を確実に処理し、そして処理された信号
をシステムの制御部へ導入することが重要な課題となっ
てくる。
してアナログ信号を処理しており、システム全体から見
ると、同一システム内にデジタル回路とアナログ回路と
が混在している。従って、アナログ信号（特に、微小電
圧および電流）を確実に処理し、そして処理された信号
をシステムの制御部へ導入することが重要な課題となっ
てくる。
このような課題を解決するものとして、ホトＭＯＳリレ
ーが実用化されている。ホトＭＯ３リレーは。
ーが実用化されている。ホトＭＯ３リレーは。
入出力部の間が電気的には完全に絶縁されているが、光
学的には結合されている固体リレー装置の一種である。
学的には結合されている固体リレー装置の一種である。
このホトＭＯＳリレーの入力側に電流を流すと１発光素
子（例えば９発光ダイオード）が発光し、この光出力を
光電変換素子（例えば。
子（例えば９発光ダイオード）が発光し、この光出力を
光電変換素子（例えば。
高電圧出力型の小型太陽電池）が受は取り、光起電力を
発生する。この光起電力をパワーＭＯＳ ＦＥＴにゲー
ト電圧として印加し、このパワーＭＯ５ＦＥＴをオン・
オフ状態にすることにより、出力側の負荷を制御するこ
とができる。
発生する。この光起電力をパワーＭＯＳ ＦＥＴにゲー
ト電圧として印加し、このパワーＭＯ５ＦＥＴをオン・
オフ状態にすることにより、出力側の負荷を制御するこ
とができる。
しかしながら、従来のホトＭＯＳリレーは、同一パッケ
ージ内に９発光素子と対向するように光電変換素子が配
設され、さらにこの光電変換素子の起電力により駆動す
るパワーＭＯ３ＦＥＴが組み込まれていた。
ージ内に９発光素子と対向するように光電変換素子が配
設され、さらにこの光電変換素子の起電力により駆動す
るパワーＭＯ３ＦＥＴが組み込まれていた。
従って、同一パッケージ内に３個以上の独立したチップ
を実装する必要があるため、装置の構造が複雑であり、
製造コストが高くなると共に、装置自体の信頼性が低下
するという問題点があった。
を実装する必要があるため、装置の構造が複雑であり、
製造コストが高くなると共に、装置自体の信頼性が低下
するという問題点があった。
しかも、上記のパワーＭＯＳ ＦＥＴおよび光電変換素
子は、別個の基板を用いて個々に作製されているので、
基板上に画素子の共通利用部分を設けたり。
子は、別個の基板を用いて個々に作製されているので、
基板上に画素子の共通利用部分を設けたり。
共通の製造工程を採用することができず、製造コストが
高くなるという問題点があった。
高くなるという問題点があった。
このような問題点を解決するために、パワーＭＯ３ＦＥ
Ｔと光電変換素子とを同一基板上に形成することが提緊
されている。例えば、特開昭６２−１０６６６０号は、
ＭＯＳ ＦＥＴなどが形成された半導体基板上に。
Ｔと光電変換素子とを同一基板上に形成することが提緊
されている。例えば、特開昭６２−１０６６６０号は、
ＭＯＳ ＦＥＴなどが形成された半導体基板上に。
絶縁膜を介して光電変換素子が形成された半導体装置を
開示している。該光電変換素子は該絶縁膜上に形成され
たアモルファスＳｉまたはＳｉ単結晶により形成されて
いる。
開示している。該光電変換素子は該絶縁膜上に形成され
たアモルファスＳｉまたはＳｉ単結晶により形成されて
いる。
（発明が解決しようとする課題）
しかしながら、光電変換素子にアモルファスＳｉを用い
る場合には２例えば放電プラズマ法により絶縁膜上に形
成された所定パターンの下部電極にアモルファスＳｉを
堆積するとき、同一基板上のＭＯＳＰＥＴはダメージを
受け、スレッシュホールド電圧が変化することになる。
る場合には２例えば放電プラズマ法により絶縁膜上に形
成された所定パターンの下部電極にアモルファスＳｉを
堆積するとき、同一基板上のＭＯＳＰＥＴはダメージを
受け、スレッシュホールド電圧が変化することになる。
この変化値を回復させるために高温で熱処理する必要が
あり、その際アモルファス膜が破壊されるため２回復が
困難である。
あり、その際アモルファス膜が破壊されるため２回復が
困難である。
従って、同一基板上に形成されているＭＯＳ ＦＥＴの
素子特性が設計値よりずれる恐れがある。また。
素子特性が設計値よりずれる恐れがある。また。
アモルファス太陽電池を形成するとき、アモルファス膜
上下に電極が必要であって工程が複雑になり、コスト高
となる可能性がある。さらにアモルファスＳｉを用いた
光電変換素子は長時間の使用により光電変換特性が劣化
する可能性があり信頼性に欠ける。
上下に電極が必要であって工程が複雑になり、コスト高
となる可能性がある。さらにアモルファスＳｉを用いた
光電変換素子は長時間の使用により光電変換特性が劣化
する可能性があり信頼性に欠ける。
他方、光電変換素子にＳｉ単結晶を用いる場合には１例
えば、まず絶縁膜上にＳｉの多結晶薄膜またはアモルフ
ァス薄膜を形成しておいて１次いで該Ｓｉ薄膜にレーザ
を照射して溶融させ、そして冷却して単結晶化する方法
が採用されている。しかし。
えば、まず絶縁膜上にＳｉの多結晶薄膜またはアモルフ
ァス薄膜を形成しておいて１次いで該Ｓｉ薄膜にレーザ
を照射して溶融させ、そして冷却して単結晶化する方法
が採用されている。しかし。
このような方法では９作製工程が複雑で生産性が悪く、
かつ素子の歩留りが低いため、製造コストが高くなるな
どの問題点がある。
かつ素子の歩留りが低いため、製造コストが高くなるな
どの問題点がある。
本発明は上記従来の問題点を解決するものであり、その
目的とするところは、気相成長法により形成された多結
晶または単結晶からなるＳｉ層で光電変換素子を形成す
ることにより、製造コストが低減され、そして信頼性が
向上した光駆動型半導体装置を提供することにある。
目的とするところは、気相成長法により形成された多結
晶または単結晶からなるＳｉ層で光電変換素子を形成す
ることにより、製造コストが低減され、そして信頼性が
向上した光駆動型半導体装置を提供することにある。
（課題を解決するための手段）
本発明の光駆動型半導体装置は、縦型ＭＯＳ ＦＥＴと
高電圧出力型太陽電池とが同一基板上に形成されている
光駆動型半導体装置であって、液高電圧出力型太陽電池
が、気相成長法により形成された多結晶または単結晶か
らなるＳｉ層で形成され、そのことにより上記目的が達
成される。
高電圧出力型太陽電池とが同一基板上に形成されている
光駆動型半導体装置であって、液高電圧出力型太陽電池
が、気相成長法により形成された多結晶または単結晶か
らなるＳｉ層で形成され、そのことにより上記目的が達
成される。
上記の縦型ＭＯＳ ＰＥＴおよび高電圧出力型太陽電池
は１例えば基板上に平面的に形成される。この場合、太
陽電池は基板上に形成された絶縁膜を介して作製される
。あるいは、基板上にまず縦型ＭＯ３ＦＥＴを作製し、
絶縁膜で被覆した後、該絶縁膜上に太陽電池を作製して
もよい。
は１例えば基板上に平面的に形成される。この場合、太
陽電池は基板上に形成された絶縁膜を介して作製される
。あるいは、基板上にまず縦型ＭＯ３ＦＥＴを作製し、
絶縁膜で被覆した後、該絶縁膜上に太陽電池を作製して
もよい。
高電圧出力型太陽電池は、複数個の太陽電池素子から構
成されている。例えば、上記絶縁膜上に気相成長法によ
り多結晶または単結晶からなるＳｉ層を形成し１選択エ
ツチング技術により該Ｓｉ層を複数個の島状領域に分割
し、そしてこれら島状領域の各々に太陽電池素子を組み
込み、電極で接続することにより太陽電池とされる。
成されている。例えば、上記絶縁膜上に気相成長法によ
り多結晶または単結晶からなるＳｉ層を形成し１選択エ
ツチング技術により該Ｓｉ層を複数個の島状領域に分割
し、そしてこれら島状領域の各々に太陽電池素子を組み
込み、電極で接続することにより太陽電池とされる。
通常、ホトＭＯＳリレーなどに使用される高電圧出力型
太陽電池は１発光素子（例えば１発光ダイオード）と数
百μｍの間隔で対向するように配設されている。この場
合、該太陽電池は、光強度が１００ｍＷ／ａｌｌである
ような大きな光エネルギーで使用され、その変換効率が
２〜３％程度であれば、パワーＭＯ５ＦＥＴを容易に駆
動することができる。本発明においては、縦型ＭＯＳ
ＦＥＴ上に絶縁膜を介して形成された多結晶Ｓｉ層を用
いて太陽電池を作製した場合でも、この程度の変換効率
を得ることは容易である。
太陽電池は１発光素子（例えば１発光ダイオード）と数
百μｍの間隔で対向するように配設されている。この場
合、該太陽電池は、光強度が１００ｍＷ／ａｌｌである
ような大きな光エネルギーで使用され、その変換効率が
２〜３％程度であれば、パワーＭＯ５ＦＥＴを容易に駆
動することができる。本発明においては、縦型ＭＯＳ
ＦＥＴ上に絶縁膜を介して形成された多結晶Ｓｉ層を用
いて太陽電池を作製した場合でも、この程度の変換効率
を得ることは容易である。
本発明の光駆動型半導体装置は、必要に応じて。
スイッチング動作速度の向上を目的として、デイブレジ
ョン型ＭＯＳ ＰＩ！Ｔなどを含む周辺回路を設けても
よい。これはＢＬＯ（Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒ
ａｌ Ｏｖｅｒ−ｇｒｏｗｔｈ）技術により上記の絶縁
膜上に単結晶部と。
ョン型ＭＯＳ ＰＩ！Ｔなどを含む周辺回路を設けても
よい。これはＢＬＯ（Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒ
ａｌ Ｏｖｅｒ−ｇｒｏｗｔｈ）技術により上記の絶縁
膜上に単結晶部と。
肥大化した結晶粒からなる多結晶部とを形成し。
該単結晶部にデイブレジョン型ＭＯ５ＦＥＴなどの周辺
回路を、そして該多結晶部に太陽電池素子を組み込むこ
とにより達成される。
回路を、そして該多結晶部に太陽電池素子を組み込むこ
とにより達成される。
スイッチング動作速度を向上させるためには。
例えば基板の裏面にラッピング処理などを施して基板を
薄型化することにより、基板の厚さによる抵抗を下げて
もよい。
薄型化することにより、基板の厚さによる抵抗を下げて
もよい。
（実施例）
以下に本発明を実施例について述べる。
２施透工
この実施例では、縦型ＭＯＳ ＦＥＴと太陽電池とがＳ
ｉ基板上に平面的に形成された光駆動型半導体装置の製
造について説明する。この光駆動型半導体装置の部分断
面図を第１図に示す。
ｉ基板上に平面的に形成された光駆動型半導体装置の製
造について説明する。この光駆動型半導体装置の部分断
面図を第１図に示す。
まず、 ｎ”−５ｔ （１００）ウェハ１を基板とし、
該基板上にｎ−５ｔ工ピタキシヤル単結晶層２を形成し
た。
該基板上にｎ−５ｔ工ピタキシヤル単結晶層２を形成し
た。
このｎ”’−３ｉエピタキシャル単結晶層２は、約１．
１００〜１ 、３００℃の温度領域で、 ＰＲ，などの
所定のドーピングガスを流しながら、 ５ｉＣ１４を水
素還元することにより形成した。該単結晶層２は、約９
００〜１．１００℃の温度領域で、 ＰＨｘなとの所定
のドーピングガスを流しながら、 ＳｉＨ４を熱分解す
ることによっても形成し得る。ｎ−Ｓｉエピタキシャル
単結晶層２の層厚は約３０ａｍであり、その比抵抗は５
０〜５５Ωであった。
１００〜１ 、３００℃の温度領域で、 ＰＲ，などの
所定のドーピングガスを流しながら、 ５ｉＣ１４を水
素還元することにより形成した。該単結晶層２は、約９
００〜１．１００℃の温度領域で、 ＰＨｘなとの所定
のドーピングガスを流しながら、 ＳｉＨ４を熱分解す
ることによっても形成し得る。ｎ−Ｓｉエピタキシャル
単結晶層２の層厚は約３０ａｍであり、その比抵抗は５
０〜５５Ωであった。
次いで、このｎ−５ｔ工ピタキシヤル単結晶層２上の全
面に、絶縁膜３を形成した後、ホトエツチング技術また
は選択エツチング技術により、太陽電池を組み込む領域
以外の絶縁膜３を除去した。
面に、絶縁膜３を形成した後、ホトエツチング技術また
は選択エツチング技術により、太陽電池を組み込む領域
以外の絶縁膜３を除去した。
この絶縁膜３は、 ５ｉｎ２またはＳｉ Ｊ、などから
なり。
なり。
熱酸化法、低温ＣＶＤ法、プラズマＣＶＤ法などにより
形成することができる。
形成することができる。
さらに、 ｎ−５ｉエピタキシャル単結晶層２台よび
絶縁膜３の上に５３層４を形成した。この５ｉｉｉ４は
、 ｎ−Ｓｉエピタキシャル単結晶層２の上では。
絶縁膜３の上に５３層４を形成した。この５ｉｉｉ４は
、 ｎ−Ｓｉエピタキシャル単結晶層２の上では。
Ｓｉエピタキシャル単結晶層からなり、絶縁膜３の上で
は、横方向気相成長すこよるＳｉ単結晶と、該絶縁膜３
上に発生した核から成長したＳｉ結晶粒とからなる。こ
の５３層４は、 １．１００〜１ 、３００℃の温度領
域で５ｉＣ１４を水素還元するか、あるいは９００〜１
．１００°Ｃの温度領域でＳ ｉ Ｉ！ 、を熱分解す
ることにより形成した。Ｓｉ層４がこのように高温で形
成されるため。
は、横方向気相成長すこよるＳｉ単結晶と、該絶縁膜３
上に発生した核から成長したＳｉ結晶粒とからなる。こ
の５３層４は、 １．１００〜１ 、３００℃の温度領
域で５ｉＣ１４を水素還元するか、あるいは９００〜１
．１００°Ｃの温度領域でＳ ｉ Ｉ！ 、を熱分解す
ることにより形成した。Ｓｉ層４がこのように高温で形
成されるため。
絶縁膜３上への横方向気相成長によるＳｉ単結晶部分は
大きく、また該絶縁膜３上に形成される核が少ないため
、Ｓｉ結晶粒は肥大化したものが得られた。５３層４の
層厚は、後に絶縁膜３上の領域に形成される太陽電池の
変換効率を考慮して、３〜２０μｍとした。また、５３
層４の比抵抗は、 ｎ−Ｓｉエピタキシャル単結晶層２
と同様に５０〜５５Ωであった。
大きく、また該絶縁膜３上に形成される核が少ないため
、Ｓｉ結晶粒は肥大化したものが得られた。５３層４の
層厚は、後に絶縁膜３上の領域に形成される太陽電池の
変換効率を考慮して、３〜２０μｍとした。また、５３
層４の比抵抗は、 ｎ−Ｓｉエピタキシャル単結晶層２
と同様に５０〜５５Ωであった。
次いで、全面にマスクとなるＳｉｎ、膜を形成した後０
選択エツチング技術により該Ｓｉｎ！膜の所定パターン
を形成した。この場合、マスクとなるＳｉＯ□膜は熱酸
化法、 ＣＶＤ法などにより形成することができる。
選択エツチング技術により該Ｓｉｎ！膜の所定パターン
を形成した。この場合、マスクとなるＳｉＯ□膜は熱酸
化法、 ＣＶＤ法などにより形成することができる。
また１選択エツチング技術とてしては。
例えばホトエツチングが用いられる。
こうして５ｉＯ１膜でマスクされた５３層４に、イオン
注入技術によりホウ素を所定条件で打ち込んだ後、ドラ
イブイン処理を施し、縦型ＭＯＳ ＦＥＴのチャンネル
部を構成するｐ−５ｉウェル５．高耐圧化のためのｐ−
５ｔガードリング５゛、および太陽電池素子におけるＰ
Ｎ接合のためのｐ−５ｔ拡散層５″を形成した。
注入技術によりホウ素を所定条件で打ち込んだ後、ドラ
イブイン処理を施し、縦型ＭＯＳ ＦＥＴのチャンネル
部を構成するｐ−５ｉウェル５．高耐圧化のためのｐ−
５ｔガードリング５゛、および太陽電池素子におけるＰ
Ｎ接合のためのｐ−５ｔ拡散層５″を形成した。
ドライブイン処理の際には、 ｉ、ｉｏｏ ’ｃ程度の
温度にて酸素中で長時間の熱処理を行うため、 ｐ−Ｓ
ｉウェル５．ｐ−３ｉガードリング５”、およびｐ−５
ｔ拡散層５”上にも、数千人の５１０ｇ膜が形成される
。これらのＳｉＯ□膜およびマスクとして用いたＳｉ０
ｇ膜は、ホトエツチング技術または選択エツチング技術
により、縦型ＭＯＳ ＦＥＴのチャンネル領域となる部
分。
温度にて酸素中で長時間の熱処理を行うため、 ｐ−Ｓ
ｉウェル５．ｐ−３ｉガードリング５”、およびｐ−５
ｔ拡散層５”上にも、数千人の５１０ｇ膜が形成される
。これらのＳｉＯ□膜およびマスクとして用いたＳｉ０
ｇ膜は、ホトエツチング技術または選択エツチング技術
により、縦型ＭＯＳ ＦＥＴのチャンネル領域となる部
分。
ソースコンタクト領域となる部分、および太陽電池素子
のｎ−５ｔ拡散層を形成する部分を開口し、第２図に示
すような所定パターンのＳｉ０ｇ膜６とした。
のｎ−５ｔ拡散層を形成する部分を開口し、第２図に示
すような所定パターンのＳｉ０ｇ膜６とした。
次いで、約１，０００人のＳｉＯ□膜を熱酸化法により
形成し、そして該Ｓｉｎｇ膜上にポリＳｉ膜をＳｉＨ４
熱分解法により形成した。これらＳｉＯ□膜およびポリ
Ｓｉ膜の不必要部分をホトエツチング技術または選択エ
ツチング技術（例えば２反応性イオンエツチング）で除
去することにより、 ＳｉＯ□ゲート絶縁膜７およびポ
リＳｉ膜８からなる縮型ＭＯ３ＰＥＴのゲート部を作製
した。
形成し、そして該Ｓｉｎｇ膜上にポリＳｉ膜をＳｉＨ４
熱分解法により形成した。これらＳｉＯ□膜およびポリ
Ｓｉ膜の不必要部分をホトエツチング技術または選択エ
ツチング技術（例えば２反応性イオンエツチング）で除
去することにより、 ＳｉＯ□ゲート絶縁膜７およびポ
リＳｉ膜８からなる縮型ＭＯ３ＰＥＴのゲート部を作製
した。
そして、第２図に示すように、イオン注入技術または熱
拡散法により、縦型ＭＯ５ＦＥＴのソースコンタクト領
域と、太陽電池素子の受光面となる部分とに、それぞれ
ｎ”−Ｓｉ拡散層９および９°を形成した後、ホトエツ
チング技術または選択エツチング技術により、不必要と
なった縦型ＭＯＳ ＦＥＴ部分の５ｉＯｚ膜６と、熱拡
散法を用いた場合にｎ”−Ｓｉ拡散層９および９′上に
形成された５ｉｆｔ膜とを除去した。
拡散法により、縦型ＭＯ５ＦＥＴのソースコンタクト領
域と、太陽電池素子の受光面となる部分とに、それぞれ
ｎ”−Ｓｉ拡散層９および９°を形成した後、ホトエツ
チング技術または選択エツチング技術により、不必要と
なった縦型ＭＯＳ ＦＥＴ部分の５ｉＯｚ膜６と、熱拡
散法を用いた場合にｎ”−Ｓｉ拡散層９および９′上に
形成された５ｉｆｔ膜とを除去した。
次いで、ホトエツチング技術または選択エツチング技術
により、不必要となる所定パターンのＳｉＯ□膜６．ｐ
−Ｓｉ拡散Ｎ５”、およびＳｉ層４を順次除去し。
により、不必要となる所定パターンのＳｉＯ□膜６．ｐ
−Ｓｉ拡散Ｎ５”、およびＳｉ層４を順次除去し。
太陽電池素子を組み込む各島状領域を分離した後。
ＳｉＯ□などからなる絶縁膜１０を全面に形成した。該
絶縁ＢＩＪ、ＩＯは、低温ＣＶＯ法、プラズマＣＶＤ法
などにより形成することができる。
絶縁ＢＩＪ、ＩＯは、低温ＣＶＯ法、プラズマＣＶＤ法
などにより形成することができる。
ホトエツチング技術または選択エツチング技術により、
＠ｉ型ＭＯＳ ＰＥＴのソース領域における電極コンタ
クト部となるｎ”−Ｓｉ拡散層９．ｐ−３ｉ拡散層５の
所定領域、およびｐ−Ｓｉガードリング５′の所定領域
を開口した後、 ＡＩ蒸着膜で全面を被覆した。
＠ｉ型ＭＯＳ ＰＥＴのソース領域における電極コンタ
クト部となるｎ”−Ｓｉ拡散層９．ｐ−３ｉ拡散層５の
所定領域、およびｐ−Ｓｉガードリング５′の所定領域
を開口した後、 ＡＩ蒸着膜で全面を被覆した。
このＡ１蒸着膜は、スパッタリング、電子ビーム蒸着な
どにより形成することができる。このＡＩ蒸着膜の不必
要部分をホトエツチング技術または選択エツチング技術
で除去することにより所定パターンの＾ｌ配線１１を形
成した後、絶縁膜１２で全面を被覆した。該絶縁膜１２
は、 ＳｉＯ□または５ｉＪ４などからなり、低温ＣＶ
Ｄ法、プラズマＣＶＤ法などにより形成することができ
る。
どにより形成することができる。このＡＩ蒸着膜の不必
要部分をホトエツチング技術または選択エツチング技術
で除去することにより所定パターンの＾ｌ配線１１を形
成した後、絶縁膜１２で全面を被覆した。該絶縁膜１２
は、 ＳｉＯ□または５ｉＪ４などからなり、低温ＣＶ
Ｄ法、プラズマＣＶＤ法などにより形成することができ
る。
次いで、上記のＡ１配！ｆｌＡ１１を形成した場合と同
様にして、各太陽電池素子の電極コンタクト部およびＡ
Ｉ配線１１の所定電極部（図示していない）を開口した
後、所定パターンのＡＩ配線１３を形成することにより
各太陽電池素子を接続した。これら太陽電池素子は互い
に直列に接続され、高電圧出力型太陽電池を構成してい
る。また、 ＡＩ配線１３は、 ｐ−Ｓｉガードリング
部におけるＡＩ配線１１を乗り越え、該所定電極部を通
じてＡＩ配線１１と太陽電池素子とを接続している。
様にして、各太陽電池素子の電極コンタクト部およびＡ
Ｉ配線１１の所定電極部（図示していない）を開口した
後、所定パターンのＡＩ配線１３を形成することにより
各太陽電池素子を接続した。これら太陽電池素子は互い
に直列に接続され、高電圧出力型太陽電池を構成してい
る。また、 ＡＩ配線１３は、 ｐ−Ｓｉガードリング
部におけるＡＩ配線１１を乗り越え、該所定電極部を通
じてＡＩ配線１１と太陽電池素子とを接続している。
このようにして、第１図に示すような、縦型ＭＯ３ＦＥ
Ｔと高電圧出力型太陽電池とが基板上に平面的に形成さ
れた光駆動型半導体装置が得られた。本実施例では、縦
型ＭＯＳ ＦＥＴと各太陽電池素子とを同一基板上に同
時に作製しているため、 ｐ−５ｔ拡散層やｎ−５ｉ拡
散層などを同一工程で一度に処理することができ、製造
工程が簡略化された。
Ｔと高電圧出力型太陽電池とが基板上に平面的に形成さ
れた光駆動型半導体装置が得られた。本実施例では、縦
型ＭＯＳ ＦＥＴと各太陽電池素子とを同一基板上に同
時に作製しているため、 ｐ−５ｔ拡散層やｎ−５ｉ拡
散層などを同一工程で一度に処理することができ、製造
工程が簡略化された。
なお２本実施例の光駆動型半導体装置には、スイッチン
グ動作速度を向上させるための周辺回路は組み込まれて
いないが１次の述べる実施例２と同様に、デイブレジョ
ン型ＭＯ３ＦＥＴなどを含む周辺回路を組み込むことが
できる。
グ動作速度を向上させるための周辺回路は組み込まれて
いないが１次の述べる実施例２と同様に、デイブレジョ
ン型ＭＯ３ＦＥＴなどを含む周辺回路を組み込むことが
できる。
１隻１
本実施例では、まずＳｉ基板上に縦型ＭＯＳ ＦＥＴを
作製した後、該縦型ＭＯＳ ＦＥＴ上に絶縁膜を介して
高電圧出力型太陽電池を作製した光駆動型半導体装置の
製造について説明する。この光駆動型半導体装置の部分
断面図を第３図に示す。
作製した後、該縦型ＭＯＳ ＦＥＴ上に絶縁膜を介して
高電圧出力型太陽電池を作製した光駆動型半導体装置の
製造について説明する。この光駆動型半導体装置の部分
断面図を第３図に示す。
まず、 ｎ”−５ｉ（１００）ウェハ１３を基板とし、
実施例１と同様にして、該基板上にｎ−５ｉ エピタキ
シャル単結晶層１４を形成した後、 ｐ−５ｉウェル１
５． ｐ−Ｓｉガードリング１６１表面保護絶縁膜１７
． Ｓｉｎ、ゲート絶縁膜１８．ポリＳｉ膜１９．保護
絶縁膜２０．および縦型ＭＯＳ ＦＥＴのソース領域に
おけるｎ”−５ｉ拡散層２１を形成した。該表面保護絶
縁膜１７および保護絶縁膜２０は、 ５ｉＯｚまたはＳ
ｉ、Ｎ４などからなる。
実施例１と同様にして、該基板上にｎ−５ｉ エピタキ
シャル単結晶層１４を形成した後、 ｐ−５ｉウェル１
５． ｐ−Ｓｉガードリング１６１表面保護絶縁膜１７
． Ｓｉｎ、ゲート絶縁膜１８．ポリＳｉ膜１９．保護
絶縁膜２０．および縦型ＭＯＳ ＦＥＴのソース領域に
おけるｎ”−５ｉ拡散層２１を形成した。該表面保護絶
縁膜１７および保護絶縁膜２０は、 ５ｉＯｚまたはＳ
ｉ、Ｎ４などからなる。
次いで、耐熱性導電膜で全面を被覆し、ホトエツチング
技術または選択エツチング技術により所定パターンの耐
熱性配線２２を形成した。この耐熱性導電膜は、 Ｉｔ
４． Ｍｏ＋ ＷＳｉｚ、 Ｍｏ５ｉｚなどからなり。
技術または選択エツチング技術により所定パターンの耐
熱性配線２２を形成した。この耐熱性導電膜は、 Ｉｔ
４． Ｍｏ＋ ＷＳｉｚ、 Ｍｏ５ｉｚなどからなり。
スパッタリング、電子ビーム蒸着、低温ＣＶＤ法などに
より形成することができる。
より形成することができる。
このように形成された耐熱性配線２２上に絶縁膜２３を
形成した後、ホトエツチング技術または選択エツチング
技術により表面保護絶縁膜１７．保護絶縁膜２０．絶縁
膜２３を順次除去し、所定パターンのシード部２４を形
成した。該絶縁膜２３は、 ＳｉｎｇまたはＳｉ３Ｎ４
などからなり、低温ＣｖＤ法、プラズマＣＶＤ法などに
より形成することができる。
形成した後、ホトエツチング技術または選択エツチング
技術により表面保護絶縁膜１７．保護絶縁膜２０．絶縁
膜２３を順次除去し、所定パターンのシード部２４を形
成した。該絶縁膜２３は、 ＳｉｎｇまたはＳｉ３Ｎ４
などからなり、低温ＣｖＤ法、プラズマＣＶＤ法などに
より形成することができる。
この絶縁膜２３およびシード部２４の上にｐ−Ｓｉ層２
５を形成した。このｐ−３ｉ層２５は、シード部２４．
および該シード部２４付近の絶縁膜２３上では、 Ｓｉ
エピタキシャル単結晶層からなり、該シード部２４から
離れた絶縁膜２３上では、該絶縁膜２３上に発生した核
から大きく成長したＳｉ多結晶粒からなる。このｐ−Ｓ
ｉ層２５は、９００〜１．１００″Ｃの温度領域におけ
るＳｉＨ４の熱分解を利用したＥＬＯ技術により形成し
た。
５を形成した。このｐ−３ｉ層２５は、シード部２４．
および該シード部２４付近の絶縁膜２３上では、 Ｓｉ
エピタキシャル単結晶層からなり、該シード部２４から
離れた絶縁膜２３上では、該絶縁膜２３上に発生した核
から大きく成長したＳｉ多結晶粒からなる。このｐ−Ｓ
ｉ層２５は、９００〜１．１００″Ｃの温度領域におけ
るＳｉＨ４の熱分解を利用したＥＬＯ技術により形成し
た。
次いで、 ｐ−Ｓｉ層２５上に低温ＣＶＤ法などにより
ＳｉＯ□などからなる絶縁膜２６を全面に形成した後、
ホトエツチング技術または選択エツチング技術により。
ＳｉＯ□などからなる絶縁膜２６を全面に形成した後、
ホトエツチング技術または選択エツチング技術により。
シード部２４から離れた絶縁膜２３上に形成されたＳｉ
多結晶層における太陽電池素子の受光面となる部分と、
シード部２４付近の絶縁膜２３上に形成されたＳｉエピ
タキシャル単結晶層におけるデイブレジョン型ＭＯ３Ｐ
ｆ！Ｔとなる部分との絶縁膜２６を除去した。
多結晶層における太陽電池素子の受光面となる部分と、
シード部２４付近の絶縁膜２３上に形成されたＳｉエピ
タキシャル単結晶層におけるデイブレジョン型ＭＯ３Ｐ
ｆ！Ｔとなる部分との絶縁膜２６を除去した。
そして、実施例１と同様にして、 ５ｉｆｔゲート絶縁
膜２７およびポリＳｉ膜２８．縦型ＭＯ５ＦＥＴのドレ
イン領域およびソース領域におけるｎ”−３ｔ拡散層２
９゜ならびに太陽電池素子におけるＰＮ接合のためのｎ
”−Ｓｉ拡散層２９“を形成した後、低温ＣＶＯ法など
により、 ５ｉ０１などからなる保護絶縁膜３ｏを全面
に形成した。この段階の部分断面図を第４図に示す。
膜２７およびポリＳｉ膜２８．縦型ＭＯ５ＦＥＴのドレ
イン領域およびソース領域におけるｎ”−３ｔ拡散層２
９゜ならびに太陽電池素子におけるＰＮ接合のためのｎ
”−Ｓｉ拡散層２９“を形成した後、低温ＣＶＯ法など
により、 ５ｉ０１などからなる保護絶縁膜３ｏを全面
に形成した。この段階の部分断面図を第４図に示す。
次いで、ホトエツチング技術または選択エツチング技術
により、不必要となる所定パターンの保護絶縁膜３０．
絶縁膜２６．およびｐ−Ｓｉ層２５を順次除去し、太陽
電池素子と、デイブレジョン型ＭＯ５ＦＥＴを組み込ん
だ周辺回路部とを分離した後、低温ＣＶＯ法などにより
保護絶縁膜３１を全面に形成した。
により、不必要となる所定パターンの保護絶縁膜３０．
絶縁膜２６．およびｐ−Ｓｉ層２５を順次除去し、太陽
電池素子と、デイブレジョン型ＭＯ５ＦＥＴを組み込ん
だ周辺回路部とを分離した後、低温ＣＶＯ法などにより
保護絶縁膜３１を全面に形成した。
ホトエツチング技術または選択エツチング技術により、
太陽電池素子およびデイブレジョン型ＭＯ５ＦＥＴにお
ける保護絶縁膜３０および３１の所定領域。
太陽電池素子およびデイブレジョン型ＭＯ５ＦＥＴにお
ける保護絶縁膜３０および３１の所定領域。
ならびに縦型ＭＯ５ＦＥＴとのコンタクト領域となる耐
熱性配線２２の所定領域を開口した後、実施例１と同様
にして、 ＡＩ配線３２を形成した。
熱性配線２２の所定領域を開口した後、実施例１と同様
にして、 ＡＩ配線３２を形成した。
このようにして、第３図に示すような、縦型ＭＯＳＦＥ
Ｔ上に絶縁膜を介して、 Ｓｉ多結晶からなる高電圧出
力型太陽電池を作製した光駆動型半導体装置が得られた
。本実施例の光駆動型半導体装置には。
Ｔ上に絶縁膜を介して、 Ｓｉ多結晶からなる高電圧出
力型太陽電池を作製した光駆動型半導体装置が得られた
。本実施例の光駆動型半導体装置には。
Ｓｉ単結晶のシード部を設けてＥＬＯ技術を利用するこ
とにより上記絶縁膜上に形成されたＳｉエピタキシャル
単結晶層上に、デイブレジョン型ＭＯ３ＦＥＴからなる
周辺回路が設けられている。このような周辺回路を設け
ることにより、該光駆動型半導体装置のスイッチング動
作速度が向上した。なお。
とにより上記絶縁膜上に形成されたＳｉエピタキシャル
単結晶層上に、デイブレジョン型ＭＯ３ＦＥＴからなる
周辺回路が設けられている。このような周辺回路を設け
ることにより、該光駆動型半導体装置のスイッチング動
作速度が向上した。なお。
周辺回路を設けない場合には、上記のシード部を形成す
ることなく、上記絶縁膜上にＳｉ多結晶層のみを形成し
て太陽電池素子を作製することもできる。
ることなく、上記絶縁膜上にＳｉ多結晶層のみを形成し
て太陽電池素子を作製することもできる。
（発明の効果）
本発明によれば、このように、同一基板上に縦型ＭＯＳ
ＦＥＴと、絶縁膜を介して気相成長法により形成され
た多結晶または単結晶からなるＳｉ層で形成された高電
圧出力型太陽電池とを有する光駆動型半導体装置が得ら
れる。このような光駆動型半導体装置は９発光素子のご
く近傍で対向するように配設して用いられるため、Ｓｉ
多結晶を用いた太陽電池であっても、充分な光電変換効
率が得られる。
ＦＥＴと、絶縁膜を介して気相成長法により形成され
た多結晶または単結晶からなるＳｉ層で形成された高電
圧出力型太陽電池とを有する光駆動型半導体装置が得ら
れる。このような光駆動型半導体装置は９発光素子のご
く近傍で対向するように配設して用いられるため、Ｓｉ
多結晶を用いた太陽電池であっても、充分な光電変換効
率が得られる。
上記高電圧出力型太陽電池の多結晶または単結晶からな
るＳｉ層は気相成長法により形成されるため、放電プラ
ズマ法によるアモルファスＳｉやレーザ溶融結晶化法に
よるＳｉ単結晶などを用いた場合に比べて、製造コスト
が低減されると共に、信頼性が向上する。しかも、同一
基板上に縦型ＭＯ５ＰＥＴと高電圧出力型太陽電池とが
一体化されているため、製造段階において、基板上に画
素子の共通利用部分を設けたり、共通の製造工程を採用
することができる。従って、従来のように画素子を別個
に作製する場合に比べて、製造コストが低減される。
るＳｉ層は気相成長法により形成されるため、放電プラ
ズマ法によるアモルファスＳｉやレーザ溶融結晶化法に
よるＳｉ単結晶などを用いた場合に比べて、製造コスト
が低減されると共に、信頼性が向上する。しかも、同一
基板上に縦型ＭＯ５ＰＥＴと高電圧出力型太陽電池とが
一体化されているため、製造段階において、基板上に画
素子の共通利用部分を設けたり、共通の製造工程を採用
することができる。従って、従来のように画素子を別個
に作製する場合に比べて、製造コストが低減される。
また１本発明の光駆動型半導体装置を用いてホトＭＯ５
リレーを作製する場合、該ホトＭＯＳリレーのパッケー
ジ内に実装するチップ数が減少する。
リレーを作製する場合、該ホトＭＯＳリレーのパッケー
ジ内に実装するチップ数が減少する。
従って、ホトＭＯＳリレーの製造コストが低減されると
共に、その構造が簡単なために信頼性が向上する。
共に、その構造が簡単なために信頼性が向上する。
さらに２本発明によれば、必要に応じて、デイブレジョ
ン型ＭＯ３ＰＥＴなどを含む周辺回路が同一基板上に組
み込まれた光駆動型半導体装置が得られる。このような
光駆動型半導体装置は、そのスイッチング動作速度が大
きく、ホトＭＯＳリレーの性能向上に寄与する。
ン型ＭＯ３ＰＥＴなどを含む周辺回路が同一基板上に組
み込まれた光駆動型半導体装置が得られる。このような
光駆動型半導体装置は、そのスイッチング動作速度が大
きく、ホトＭＯＳリレーの性能向上に寄与する。
４、 パ の なＵ
第１図は本発明の一実施例である光駆動型半導体装置の
部分断面図、第２図は該光駆動型半導体装置の製造途中
における部分断面図、第３図は本発明の他の実施例であ
る光駆動型半導体装置の部分断面図、第４図は該光駆動
型半導体装置の製造途中における部分断面図である。
部分断面図、第２図は該光駆動型半導体装置の製造途中
における部分断面図、第３図は本発明の他の実施例であ
る光駆動型半導体装置の部分断面図、第４図は該光駆動
型半導体装置の製造途中における部分断面図である。
１．１３−ｎ″″−Ｓｉ （１００）ウェハ、 ２
、１４＝ｎ−３ｉ工ピタキシヤル単結晶層、５．１５・
・・ｐ−３ｔウエル、７゜１８、２７・・・Ｓｉ０ｇゲ
ート絶縁膜、 ８．１９．２８・・・ポリＳｉ膜、９
．２１・・・縦型ＭＯＳ ＦＥＴのソース領域における
ｎ”−５ｉ拡散層、 ５’、 １６・”ｐ−３ｉガード
リング、５−・・太陽電池素子のｐ−Ｓｉ拡散層、９°
・・・太陽電池素子のｎ”−３ｉ拡散層、２５・・・ｐ
−Ｓｉ層、２９・・・デイブレジョン型ＭＯ３ＦＥＴの
ドレイン領域およびソース領域におけるｎ”−５ｉ拡散
層、２９°・・・太陽電池素子のｎ”−３ｔ拡散層。
、１４＝ｎ−３ｉ工ピタキシヤル単結晶層、５．１５・
・・ｐ−３ｔウエル、７゜１８、２７・・・Ｓｉ０ｇゲ
ート絶縁膜、 ８．１９．２８・・・ポリＳｉ膜、９
．２１・・・縦型ＭＯＳ ＦＥＴのソース領域における
ｎ”−５ｉ拡散層、 ５’、 １６・”ｐ−３ｉガード
リング、５−・・太陽電池素子のｐ−Ｓｉ拡散層、９°
・・・太陽電池素子のｎ”−３ｉ拡散層、２５・・・ｐ
−Ｓｉ層、２９・・・デイブレジョン型ＭＯ３ＦＥＴの
ドレイン領域およびソース領域におけるｎ”−５ｉ拡散
層、２９°・・・太陽電池素子のｎ”−３ｔ拡散層。
以上
Claims (1)
- 【特許請求の範囲】 １、縦型ＭＯＳＦＥＴと高電圧出力型太陽電池とが同一
基板上に形成されている光駆動型半導体装置であって、 該高電圧出力型太陽電池が、気相成長法により形成され
た多結晶または単結晶からなるＳｉ層で形成されている
光駆動型半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19634388A JP2857397B2 (ja) | 1988-08-05 | 1988-08-05 | 光駆動型半導体装置の製造方法 |
| EP89306812A EP0350284B1 (en) | 1988-07-04 | 1989-07-04 | An optically driven semiconductor device |
| DE68924209T DE68924209T2 (de) | 1988-07-04 | 1989-07-04 | Optisch gesteuerte Halbleiteranordnung. |
| US07/672,764 US5144395A (en) | 1988-07-04 | 1991-03-19 | Optically driven semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19634388A JP2857397B2 (ja) | 1988-08-05 | 1988-08-05 | 光駆動型半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0244779A true JPH0244779A (ja) | 1990-02-14 |
| JP2857397B2 JP2857397B2 (ja) | 1999-02-17 |
Family
ID=16356255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19634388A Expired - Fee Related JP2857397B2 (ja) | 1988-07-04 | 1988-08-05 | 光駆動型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2857397B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5610971A (en) * | 1979-06-29 | 1981-02-03 | Thomson Csf | Longitudinal field effect power transistor |
| JPS5890724A (ja) * | 1981-11-25 | 1983-05-30 | Mitsubishi Electric Corp | 積層半導体装置の製造方法 |
| JPS5925280A (ja) * | 1982-07-31 | 1984-02-09 | Matsushita Electric Works Ltd | 光入力ｍｏｓトランジスタ |
| JPS61120466A (ja) * | 1984-11-16 | 1986-06-07 | Fujitsu Ltd | 半導体光検出素子 |
-
1988
- 1988-08-05 JP JP19634388A patent/JP2857397B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5610971A (en) * | 1979-06-29 | 1981-02-03 | Thomson Csf | Longitudinal field effect power transistor |
| JPS5890724A (ja) * | 1981-11-25 | 1983-05-30 | Mitsubishi Electric Corp | 積層半導体装置の製造方法 |
| JPS5925280A (ja) * | 1982-07-31 | 1984-02-09 | Matsushita Electric Works Ltd | 光入力ｍｏｓトランジスタ |
| JPS61120466A (ja) * | 1984-11-16 | 1986-06-07 | Fujitsu Ltd | 半導体光検出素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2857397B2 (ja) | 1999-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4253881A (en) | Solar cells composed of semiconductive materials | |
| EP0369666B1 (en) | Solar cell | |
| US9640706B2 (en) | Hybrid multi-junction photovoltaic cells and associated methods | |
| USRE39393E1 (en) | Device for reading an image having a common semiconductor layer | |
| EP0113434A1 (en) | Photovoltaic device | |
| US5155051A (en) | Method of manufacturing photovoltaic device | |
| JP2002527889A (ja) | バイパスダイオードを備えた太陽電池及び太陽電池の製造方法 | |
| JPH02135786A (ja) | 太陽電池セル | |
| US4704624A (en) | Semiconductor photoelectric conversion device with partly crystallized intrinsic layer | |
| US5144395A (en) | Optically driven semiconductor device | |
| KR100809440B1 (ko) | ｎ-형 및 ｐ-형 ＣＩＳ를 포함하는 박막트랜지스터 및 그제조방법 | |
| EP1428267B1 (en) | Solar cell having a bypass diode for reverse bias protection | |
| JPH0526354B2 (ja) | ||
| JPH0244779A (ja) | 光駆動型半導体装置 | |
| JP3067821B2 (ja) | 太陽電池およびその製造方法 | |
| JPS636882A (ja) | タンデム構成の光電池装置 | |
| JP2021077805A (ja) | 受光素子とその製造方法 | |
| JPH01273362A (ja) | Ｍｉｓ素子制御用太陽電池 | |
| JPS5952872A (ja) | 受光装置 | |
| JPS6225467A (ja) | 半導体装置の製法 | |
| JPS5928387A (ja) | 光電変換装置 | |
| JPS58118142A (ja) | 半導体装置 | |
| JPH04230081A (ja) | 光電変換装置 | |
| JP2000332268A (ja) | 薄膜多結晶シリコン、それを用いた太陽電池及び薄膜多結晶シリコンの製造方法 | |
| JP2001077380A (ja) | 太陽電池及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |