JPH024502Y2 - - Google Patents
Info
- Publication number
- JPH024502Y2 JPH024502Y2 JP1982085020U JP8502082U JPH024502Y2 JP H024502 Y2 JPH024502 Y2 JP H024502Y2 JP 1982085020 U JP1982085020 U JP 1982085020U JP 8502082 U JP8502082 U JP 8502082U JP H024502 Y2 JPH024502 Y2 JP H024502Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- charging
- capacitor
- stage amplifier
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案は、電源投入時におけるシヨツク音の発
生を防止しうる増幅器に関するもので、特に、前
段増幅回路と後段増幅回路とから成る二段型の増
幅器における電源投入時のシヨツク音の発生を効
果的に防止せんとするものである。
生を防止しうる増幅器に関するもので、特に、前
段増幅回路と後段増幅回路とから成る二段型の増
幅器における電源投入時のシヨツク音の発生を効
果的に防止せんとするものである。
２つの増幅回路を縦続接続した第１図の如き増
幅器が公知である。第１図において、入力端子１
に印加された入力信号は、入力コンデンサ２を介
して前段増幅回路３に印加され、該前段増幅回路
３で増幅された後、その出力端から段間コンデン
サ４を介して後段増幅回路５に印加され、該後段
増幅回路５で更に増幅された後、出力コンデンサ
６を介して出力端子７に導出される。しかして、
前段増幅回路３及び後段増幅回路５は共通の電源
＋Vccに接続されている為、電源投入直後におい
ては、前段増幅回路３及び後段増幅回路５が、そ
れぞれ有する時定数に基づいて、過渡状態から定
常状態に移行する。その為、前段増幅回路３の立
上りが遅く、後段増幅回路５の立上りが速いと、
前段増幅回路３の過渡状態に起因する不要な信号
が定常動作中の後段増幅回路５で増幅され、出力
端子７にシヨツク音の原因となる大きなレベルの
不要信号を生じるという欠点を有する。
幅器が公知である。第１図において、入力端子１
に印加された入力信号は、入力コンデンサ２を介
して前段増幅回路３に印加され、該前段増幅回路
３で増幅された後、その出力端から段間コンデン
サ４を介して後段増幅回路５に印加され、該後段
増幅回路５で更に増幅された後、出力コンデンサ
６を介して出力端子７に導出される。しかして、
前段増幅回路３及び後段増幅回路５は共通の電源
＋Vccに接続されている為、電源投入直後におい
ては、前段増幅回路３及び後段増幅回路５が、そ
れぞれ有する時定数に基づいて、過渡状態から定
常状態に移行する。その為、前段増幅回路３の立
上りが遅く、後段増幅回路５の立上りが速いと、
前段増幅回路３の過渡状態に起因する不要な信号
が定常動作中の後段増幅回路５で増幅され、出力
端子７にシヨツク音の原因となる大きなレベルの
不要信号を生じるという欠点を有する。
前段増幅回路３の立上り特性と後段増幅回路５
の立上り特性との関係は、第２図の如くなれば理
想的である。すなわち、時刻t0で電源が投入され
たとすれば、前段増幅回路３のバイアスは、第２
図イに示す如く、時刻t1に立上り所定の時定数で
上昇する様に成し、後段増幅回路５のバイアス
は、第２図ロに示す如く、前段増幅回路３のバイ
アスが略安定となる時刻t2に立上り、所定の時定
数で上昇する様に成せば、前段増幅回路３の過渡
状態が出力に不要信号として生じることは無く、
シヨツク音発生の防止が達成出来る。
の立上り特性との関係は、第２図の如くなれば理
想的である。すなわち、時刻t0で電源が投入され
たとすれば、前段増幅回路３のバイアスは、第２
図イに示す如く、時刻t1に立上り所定の時定数で
上昇する様に成し、後段増幅回路５のバイアス
は、第２図ロに示す如く、前段増幅回路３のバイ
アスが略安定となる時刻t2に立上り、所定の時定
数で上昇する様に成せば、前段増幅回路３の過渡
状態が出力に不要信号として生じることは無く、
シヨツク音発生の防止が達成出来る。
本考案は、上述の第２図に示す如き立上り特性
を得ることが出来、シヨツク音発生の防止を達成
出来る増幅器を提供せんとするもので、以下実施
例に基き図面を参照しながら説明する。第３図に
おいては、８は増幅部９と第１バイアス用コンデ
ンサ１０と第１帰還コンデンサ１１とを備え、入
力端子１２から入力コンデンサ１３を介して印加
される入力信号を増幅する前段増幅回路、１４は
差動増幅部１５と第２バイアス用コンデンサ１６
と第２帰還コンデンサ１７と前記差動増幅部１５
に接続された出力トランジスタ１８とを備え、前
段増幅回路８の出力端から段間コンデンサ１９を
介して印加される信号を増幅する為の後段増幅回
路、２０は前記第１バイアス用コンデンサ１０を
急速充電する為の第１充電トランジスタ、２１は
前記第１帰還コンデンサ１１を急速充電する為の
第２充電トランジスタ、２２は前記段間コンデン
サ１９を急速充電する為の第３充電トランジス
タ、２３は前記第２帰還コンデンサ１７を急速充
電する為の第４充電トランジスタ、２４は抵抗２
５及び２６とダイオード２７及び２８から成り、
前記第１乃至第４充電トランジスタ２０乃至２３
のベースをバイアスする為の第１バイアス回路、
２９はエミツタが抵抗３０とダイオード３１及び
３２とから成る第２バイアス回路３３の所定電位
点に、ベースが第１バイアス用コンデンサ１０の
一端にそれぞれ接続された制御トランジスタ、及
び３４はベースが前記制御トランジスタ２９のコ
レクタに、コレクタが前記差動増幅部１５の一方
のトランジスタ３５のベースにそれぞれ接続され
たミユーテイングトランジスタである。
を得ることが出来、シヨツク音発生の防止を達成
出来る増幅器を提供せんとするもので、以下実施
例に基き図面を参照しながら説明する。第３図に
おいては、８は増幅部９と第１バイアス用コンデ
ンサ１０と第１帰還コンデンサ１１とを備え、入
力端子１２から入力コンデンサ１３を介して印加
される入力信号を増幅する前段増幅回路、１４は
差動増幅部１５と第２バイアス用コンデンサ１６
と第２帰還コンデンサ１７と前記差動増幅部１５
に接続された出力トランジスタ１８とを備え、前
段増幅回路８の出力端から段間コンデンサ１９を
介して印加される信号を増幅する為の後段増幅回
路、２０は前記第１バイアス用コンデンサ１０を
急速充電する為の第１充電トランジスタ、２１は
前記第１帰還コンデンサ１１を急速充電する為の
第２充電トランジスタ、２２は前記段間コンデン
サ１９を急速充電する為の第３充電トランジス
タ、２３は前記第２帰還コンデンサ１７を急速充
電する為の第４充電トランジスタ、２４は抵抗２
５及び２６とダイオード２７及び２８から成り、
前記第１乃至第４充電トランジスタ２０乃至２３
のベースをバイアスする為の第１バイアス回路、
２９はエミツタが抵抗３０とダイオード３１及び
３２とから成る第２バイアス回路３３の所定電位
点に、ベースが第１バイアス用コンデンサ１０の
一端にそれぞれ接続された制御トランジスタ、及
び３４はベースが前記制御トランジスタ２９のコ
レクタに、コレクタが前記差動増幅部１５の一方
のトランジスタ３５のベースにそれぞれ接続され
たミユーテイングトランジスタである。
次に動作を説明する。いま、時刻t3に電源スイ
ツチを投入したとすると、電源電圧は電源の時定
数に応じて＋Vcc迄上昇する。しかして、第１バ
イアス回路２４の点Ａの電圧及び第２バイアス回
路３３の点Ｂの電圧が電源スイツチの投入後略直
ちに2VBE（VBEはトランジスタ及びダイオードの
立上り電圧）となり、かつ回路中の各コンデンサ
が完全放電状態にあるので、第１乃至第４充電ト
ランジスタ２０乃至２３と、制御トランジスタ２
９とミユーテイングトランジスタ３４とは、電源
スイツチの投入後略直ちにオンとなる。第１充電
トランジスタ２０のオンに応じて、第１バイアス
用コンデンサ１０は前記第１充電トランジスタ２
０のエミツタ電流により急速充電される。そし
て、時刻t4となり前記第１バイアス用コンデンサ
１０の両端電圧がVBEになると、前記第１充電ト
ランジスタ２０がオフとなり、その後は抵抗３６
及び３７とダイオード３８及び３９から成る第３
バイアス回路４０により、第１バイアス用コンデ
ンサ１０の充電が継続され、その両端電圧が所定
値（１／2Vcc）となると充電動作は完了する。第
４図イに、第１バイアス用コンデンサ１０の両端
電圧の変化を示す。
ツチを投入したとすると、電源電圧は電源の時定
数に応じて＋Vcc迄上昇する。しかして、第１バ
イアス回路２４の点Ａの電圧及び第２バイアス回
路３３の点Ｂの電圧が電源スイツチの投入後略直
ちに2VBE（VBEはトランジスタ及びダイオードの
立上り電圧）となり、かつ回路中の各コンデンサ
が完全放電状態にあるので、第１乃至第４充電ト
ランジスタ２０乃至２３と、制御トランジスタ２
９とミユーテイングトランジスタ３４とは、電源
スイツチの投入後略直ちにオンとなる。第１充電
トランジスタ２０のオンに応じて、第１バイアス
用コンデンサ１０は前記第１充電トランジスタ２
０のエミツタ電流により急速充電される。そし
て、時刻t4となり前記第１バイアス用コンデンサ
１０の両端電圧がVBEになると、前記第１充電ト
ランジスタ２０がオフとなり、その後は抵抗３６
及び３７とダイオード３８及び３９から成る第３
バイアス回路４０により、第１バイアス用コンデ
ンサ１０の充電が継続され、その両端電圧が所定
値（１／2Vcc）となると充電動作は完了する。第
４図イに、第１バイアス用コンデンサ１０の両端
電圧の変化を示す。
第２充電トランジスタ２１のオンに応じて、第
１帰還コンデンサ１１は前記第２充電トランジス
タ２１のエミツタ電流により急速充電される。前
記第１帰還コンデンサ１１の両端電圧がVBEにな
ると、前記第２充電トランジスタ２１はオフとな
り、第１バイアス用コンデンサ１０の両端電圧が
VBEになるのを待つ。そして、前記第１バイアス
用コンデンサ１０の両端電圧がVBEとなると増幅
部９から出力が発生し、第１帰還コンデンサ１１
の充電が行なわれる。従つて、第１バイアス用コ
ンデンサ１０と第１帰還用コンデンサ１１との両
端電圧が等しくなつた後は、前記第１帰還コンデ
ンサ１１の両端電圧が前記第１バイアス用コンデ
ンサ１０の両端電圧に追随して等しく大となる。
第４図ロに第１帰還コンデンサ１１の両端電圧の
変化を示し、第４図ハに増幅部９の出力電圧の変
化を示す。
１帰還コンデンサ１１は前記第２充電トランジス
タ２１のエミツタ電流により急速充電される。前
記第１帰還コンデンサ１１の両端電圧がVBEにな
ると、前記第２充電トランジスタ２１はオフとな
り、第１バイアス用コンデンサ１０の両端電圧が
VBEになるのを待つ。そして、前記第１バイアス
用コンデンサ１０の両端電圧がVBEとなると増幅
部９から出力が発生し、第１帰還コンデンサ１１
の充電が行なわれる。従つて、第１バイアス用コ
ンデンサ１０と第１帰還用コンデンサ１１との両
端電圧が等しくなつた後は、前記第１帰還コンデ
ンサ１１の両端電圧が前記第１バイアス用コンデ
ンサ１０の両端電圧に追随して等しく大となる。
第４図ロに第１帰還コンデンサ１１の両端電圧の
変化を示し、第４図ハに増幅部９の出力電圧の変
化を示す。
第４充電トランジスタ２３のオンに応じて、第
２帰還コンデンサ１７は前記第４充電トランジス
タ２３のエミツタ電流により急速充電される。そ
して、前記第２帰還コンデンサ１７の両端電圧が
VBEになると、前記第４充電トランジスタ２３は
オフとなり、差動増幅部１５の一方のトランジス
タ３５のベース電圧がVBEになるのを待つ。
２帰還コンデンサ１７は前記第４充電トランジス
タ２３のエミツタ電流により急速充電される。そ
して、前記第２帰還コンデンサ１７の両端電圧が
VBEになると、前記第４充電トランジスタ２３は
オフとなり、差動増幅部１５の一方のトランジス
タ３５のベース電圧がVBEになるのを待つ。
一方、第３充電トランジスタ２２がオンとなつ
ても、制御トランジスタ２９及びミユーテイング
トランジスタ３４がオンとなる為に、段間コンデ
ンサ１９に対する前記第３充電トランジスタ２２
による急速充電は行なわれない。時刻t4となり、
第１バイアス用コンデンサ１０の両端電圧がVBE
となると制御トランジスタ２９がオフとなり、ミ
ユーテイングトランジスタ３４もオフとなる。そ
の為、第３充電トランジスタ２２による段間コン
デンサ１９の急速充電が開始される。時刻t5とな
り、差動増幅部１５の一方のトランジスタ３５の
ベース電圧がVBEになると、前記差動増幅部１５
が動作を開始し、出力端子４１の電圧が上昇して
いく。その後、段間コンデンサ１９は、第１バイ
アス用コンデンサ１０の両端電圧によつて充電さ
れた第２バイアス用コンデンサ１６により更に充
電され、出力端子４１の電圧が更に上昇し、第２
帰還コンデンサ１７の両端電圧も上昇するので、
最終的に差動増幅部１５の一対のトランジスタ３
５及び４２の両ベース電圧が等しく１／2Vccとな
つて、後段増幅回路は定常状態となる。前記差動
増幅部１５の一方のトランジスタ３５のベース電
圧を第５図イに、他方のトランジスタ４２のベー
ス電圧を第５図ロに、出力端子４１の電圧を第５
図ハにそれぞれ示す。
ても、制御トランジスタ２９及びミユーテイング
トランジスタ３４がオンとなる為に、段間コンデ
ンサ１９に対する前記第３充電トランジスタ２２
による急速充電は行なわれない。時刻t4となり、
第１バイアス用コンデンサ１０の両端電圧がVBE
となると制御トランジスタ２９がオフとなり、ミ
ユーテイングトランジスタ３４もオフとなる。そ
の為、第３充電トランジスタ２２による段間コン
デンサ１９の急速充電が開始される。時刻t5とな
り、差動増幅部１５の一方のトランジスタ３５の
ベース電圧がVBEになると、前記差動増幅部１５
が動作を開始し、出力端子４１の電圧が上昇して
いく。その後、段間コンデンサ１９は、第１バイ
アス用コンデンサ１０の両端電圧によつて充電さ
れた第２バイアス用コンデンサ１６により更に充
電され、出力端子４１の電圧が更に上昇し、第２
帰還コンデンサ１７の両端電圧も上昇するので、
最終的に差動増幅部１５の一対のトランジスタ３
５及び４２の両ベース電圧が等しく１／2Vccとな
つて、後段増幅回路は定常状態となる。前記差動
増幅部１５の一方のトランジスタ３５のベース電
圧を第５図イに、他方のトランジスタ４２のベー
ス電圧を第５図ロに、出力端子４１の電圧を第５
図ハにそれぞれ示す。
第４図及び第５図を比較すれば明らかな如く、
第１乃至第４充電トランジスタ２０乃至２３、制
御トランジスタ２９及びミユーテイングトランジ
スタ３４の存在により、電源スイツチの投入後ま
ず前段増幅回路８を定常状態となし、その後後段
増幅回路１４と定常状態とすることが出来るの
で、前段から生じる不要信号を後段増幅回路１４
が増幅してシヨツク音を発生するという欠点が生
じない。
第１乃至第４充電トランジスタ２０乃至２３、制
御トランジスタ２９及びミユーテイングトランジ
スタ３４の存在により、電源スイツチの投入後ま
ず前段増幅回路８を定常状態となし、その後後段
増幅回路１４と定常状態とすることが出来るの
で、前段から生じる不要信号を後段増幅回路１４
が増幅してシヨツク音を発生するという欠点が生
じない。
また、急速充電の為の回路が設けられている為
に、前段及び後段の両増幅回路８，１４が定常状
態に達する迄の時間を短かくすることが出来るの
で、増幅器の動作開始が速いという利点を有す
る。
に、前段及び後段の両増幅回路８，１４が定常状
態に達する迄の時間を短かくすることが出来るの
で、増幅器の動作開始が速いという利点を有す
る。
以上述べた如く、本考案は二段構成の増幅器に
おける電源投入時のシヨツク音発生を防止するに
好適であり、特に前段をマイクロフオン増幅回
路、後段を録音増幅回路とするテープレコーダ回
路に使用して効果のあるものである。
おける電源投入時のシヨツク音発生を防止するに
好適であり、特に前段をマイクロフオン増幅回
路、後段を録音増幅回路とするテープレコーダ回
路に使用して効果のあるものである。
第１図は従来の二段型増幅器を示す回路ブロツ
ク図、第２図は本考案の説明に供する為の特性
図、第３図は本考案の一実施例を示す回路図、第
４図は第３図の前段増幅回路の特性を示す特性
図、及び第５図は第３図の後段増幅回路の特性を
示す特性図である。 主な図番の説明、８……前段増幅回路、１０，
１６……バイアス用コンデンサ、１１，１７……
帰還コンデンサ、１４……後段増幅回路、２０，
２１，２２，２３……充電トランジスタ、２９…
…制御トランジスタ、３４……ミユーテイングト
ランジスタ。
ク図、第２図は本考案の説明に供する為の特性
図、第３図は本考案の一実施例を示す回路図、第
４図は第３図の前段増幅回路の特性を示す特性
図、及び第５図は第３図の後段増幅回路の特性を
示す特性図である。 主な図番の説明、８……前段増幅回路、１０，
１６……バイアス用コンデンサ、１１，１７……
帰還コンデンサ、１４……後段増幅回路、２０，
２１，２２，２３……充電トランジスタ、２９…
…制御トランジスタ、３４……ミユーテイングト
ランジスタ。
Claims (1)
- 前段増幅回路と後段増幅回路とをコンデンサを
介して接続した二段型の増幅回路において、前記
前段増幅回路のバイアスを設定する為のコンデン
サを急速充電する為の第１急速充電回路と、前記
後段増幅回路のバイアスを設定する為のコンデン
サを急速充電する為の第２急速充電回路と、該第
２急速充電回路の出力端に接続されるミユーテイ
ング回路とを備え、該ミユーテイング回路を電源
投入直後に動作させることにより前記第２急速充
電回路の出力電流を側路するとともに、前記ミユ
ーテイング回路の動作終了に応じて前記第２急速
充電回路がその充電動作を開始する様に成し、前
記前段増幅回路が前記後段増幅回路よりも先に安
定状態となる様に構成したことを特徴とする増幅
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8502082U JPS58186611U (ja) | 1982-06-07 | 1982-06-07 | 増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8502082U JPS58186611U (ja) | 1982-06-07 | 1982-06-07 | 増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58186611U JPS58186611U (ja) | 1983-12-12 |
| JPH024502Y2 true JPH024502Y2 (ja) | 1990-02-02 |
Family
ID=30093937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8502082U Granted JPS58186611U (ja) | 1982-06-07 | 1982-06-07 | 増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58186611U (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51107149U (ja) * | 1975-02-24 | 1976-08-27 | ||
| JPS5340739U (ja) * | 1976-09-10 | 1978-04-08 | ||
| JPS5780909U (ja) * | 1980-11-04 | 1982-05-19 |
-
1982
- 1982-06-07 JP JP8502082U patent/JPS58186611U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58186611U (ja) | 1983-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS648923B2 (ja) | ||
| JPH024502Y2 (ja) | ||
| JPH0793537B2 (ja) | ミューティング方式 | |
| JPS6145622Y2 (ja) | ||
| JPH0352023Y2 (ja) | ||
| JP3414899B2 (ja) | オーディオ信号増幅回路およびこれを用いた音響機器 | |
| JP3148551B2 (ja) | オーディオ用増幅回路 | |
| JPH0352024Y2 (ja) | ||
| JPS5834573Y2 (ja) | ミユ−テング回路 | |
| JP2698201B2 (ja) | ビデオヘッドアンプ | |
| JPS6351603B2 (ja) | ||
| JPH0513047Y2 (ja) | ||
| JP3530326B2 (ja) | 増幅装置 | |
| JPH0135532B2 (ja) | ||
| US4618834A (en) | Variable characteristics amplifier circuit | |
| JPS6145620Y2 (ja) | ||
| JPS6025155Y2 (ja) | 増幅装置 | |
| JPS634290Y2 (ja) | ||
| JPH039380Y2 (ja) | ||
| JPH0611090B2 (ja) | ショック音防止回路 | |
| JPS634291Y2 (ja) | ||
| JPS6017045Y2 (ja) | テ−プレコ−ダ−のミユ−テイング回路 | |
| JPH024504Y2 (ja) | ||
| JPS5830248Y2 (ja) | ミュ−ティング回路 | |
| JPS6215958B2 (ja) |