JPS6025155Y2 - 増幅装置 - Google Patents

Description

【考案の詳細な説明】 本考案は増幅装置に関し、その目的とするところは電源
投入時に発生する異常音を簡単な構成によって防止しよ
うとすることにある。

一般に、増幅装置に電源を投入したとき、電源投入と同
時に上記増幅装置の出力端に接続されたスピーカから衝
撃音が出て来て、使用者に不快感を与える場合がある。

このような問題を解決するため従来より、たとえば電源
投入時から若干遅れて増幅装置の出力端にスピーカが接
続されるように構成することが行なわれている。

しかしこの種の構成では、回路が複雑になって製造上、
補修上あまり好ましくなく、コスト的にも高くつくとい
う欠点があった。

本考案はこのような従来の欠点に鑑み、少ない部品点数
でしかも簡単に上記異常音の発生を防止することができ
る増幅装置を提供するものである。

以下に、本考案の一実施例についてテープレコーダの再
生増幅部の図面とともに説明する。

図において図示しない磁気テープから再生ヘッド１で取
出された再生信号は前置増幅器２及び主増幅器３を順次
通過して増幅され、主増幅器３の出力端に接続されたス
ピーカ４から再生音として出て来る。

上記前置増幅器２．主増幅器３には電源５から電源スィ
ッチ６を介して給電が行なわれている。

上記前置増幅器２の構成について説明すると、上記再生
ヘッド１の一方の出力端子にはコンデンサＣ１を介して
初段増幅用トランジスタＱ１のベースが接続されている
。

上記トランジスタＱ１のエミッタはエミッタ抵抗Ｒ１を
介してアースされ、同コレクタは次段増幅用トランジス
タＱ２のベースに接続されている。

また上記初段増幅用トランジスタＱ□のコレクタはコレ
クタ抵抗Ｒ２と抵抗Ｒ３を介して電源端子２ａに接続さ
れている。

上記抵抗Ｒ３の抵抗Ｒ２側の端部はコンデンサＣ２を介
してアースされ、上記低損Ｂ３とコンデンサＣ２によっ
て積分回路を構成している。

さらに上記積分回路を構成する抵抗Ｒ３にはダイオード
Ｄ１が、そのカソードが電源端子２ａ側に来るように並
列接続されている。

また上記初段増幅用トランジスタＱ１のベースにはベー
ス抵抗Ｒ４の一端が接続され、同抵拍Ｒ２の他端は次段
増幅用トランジスタＱ２のエミッタに接続されている。

また上記ベース抵抗Ｒ４にはダイオードＤ２が、そのカ
ソードがトランジスタＱ１のベース側に来るように並列
接続されている。

上記次段増幅用トランジスタＱ２のエミッタはエミッタ
抵抗Ｒ３を介してアースされ、同コレクタは上記電源端
子２ａに接続されている。

上記エミッタ抵抗Ｒ３には並列にバイパスコンデンサＣ
３が接続されている。

上記トランジスタＱ２のコレクタはコンデンサＣ４及び
音量調整用可変抵抗器ＶＲを順次介してアースされ、上
記可変抵抗器ＶＲの摺動接点は出力端子２ｂに接続され
ている。

上記実施例において、電源スィッチ６をオンにすると電
源５から前置増幅器２及び主増幅器３に給電が行なわれ
る。

この場合、前置増幅器２を構成する初段増幅用トランジ
スタＱ□のコレクタには、抵抗Ｒ３とコンデンサＣ２か
らなる積分回路とコレクタ抵抗Ｒ２を介して給電される
。

また上記トランジスタＱ□のベースには、同トランジス
タＱ□のコレクタから次段増幅用トランジスタＱ２のベ
ース、エミッタさらには抵抗Ｒ１に並列に接続されたダ
イオードＤ２を介して給電される。

このような給電過程において、いま仮に上記ダイオード
Ｄ２がないものとし、トランジスタＱ□のベースへの給
電は抵抗Ｒ４を介して行なわれるものとすると、一般的
に上記抵抗Ｒ２の低抗値は大きく、この抵抗Ｒ４とコン
デンサＣ１からなる時定数回路の時定数は、他の時定数
回路たとえば抵抗Ｒ３とコンデンサＣ２からなる時定数
回路の時定数よりも大きいので、トランジスタＱ□のコ
レクタ側が所定電圧に達した後にトランジスタＱ１のベ
ースに所定電圧が印加されることになる。

このような給電過程をとると、トランジスタＱ１に所定
のベース電圧が印加されたとき、そのコレクタ電圧が急
激に低下するいわゆるスイッチング現象が起こり、スピ
ーカ４から異常音が発せられる。

しかるに上記実施例ではトランジスタＱ□のベースに給
電を行なう抵抗Ｒ４に対し並列にダイオードＤ２を接続
しているので、電源投入時には上記ダイオードＤ２が導
通し、抵抗Ｒ４を短絡した状態でトランジスタＱ１のベ
ースに給電が行なわれる。

したがってトランジスタＱ□のコレクタ電圧が所定の値
に達するまでに既にトランジスタＱ工のベースには所定
の電圧が印加され、上記コレクタ電圧が急激に低下する
ことはなくなる。

それ故、スピーカ４から異常音発生は防止できる。

次に動作状態にある増幅器の電源を一旦遮断−その直後
に再び投入する場合について説明する。

このような電源遮断、再投入の動作過程において、いま
仮に積分回路を構成する抵抗Ｒ３に対し並列に接続され
たダイオードがないものとすると、電源遮断時には初段
増幅用トランジスタＱ１のベースに接続されたコンデン
サＣ□の充電電荷が上記トランジスタＱ１のベースから
エミッタさらに抵抗Ｒ１を介して急速に放電され、上記
トランジスタＱ、を非動作状態にさせるため、積分回路
を構成するコンデンサＣ２に充電されている電荷は上記
抵抗Ｒ３を介して緩やかに電源端子２ａ側に放電される
。

このように上記コンデンサＣ１の放電は急速に行なわれ
るもコンデンサＣ２の放電は抵抗Ｒ４を介して行なわれ
るので比較的長い時間が必要となる。

これはトランジスタＱ、のベース電圧は急速に零となる
もコレクタ電圧は所定の電圧から徐々に零に移行するこ
とを意味する。

したがって、電源スィッチ６をオフにした直後あるいは
比較的短時間を経た後、上記電源スィッチ６を再びオン
にすると、上記トランジスタＱ□のコレクタ電圧は既に
ある程度の値に達しているので即座に所定の電圧に到達
し、その後にトランジスタＱ工のベースに所定の電圧が
印加されることによって、上述したように上記トランジ
スタＱ１のコレクタ電圧が急速に低下するスイッチング
現象が起こり、スピーカ４から異常音が発生する。

しかるに上記実施例では積分回路を構成する抵抗Ｒ３に
対し並列にダイオードＤ工を接続しているので、電源遮
断時には上記ダイオードＤ□が導通し、コンデンサＣ２
の充電電荷を急速に放電せしめる。

それ故、電源の遮断直後に電源を再投入しても最初の電
源投入時と同じ給電過程が再現されスピーカ４から異常
音が発生することはなくなる。

なお上記実施例では抵抗Ｒ３，Ｒ，にダイオードＤ□、
Ｄ２を接続する構成としたが、ダイオードに代えてトラ
ンジスタ等を用いることもできる。

要は方向性を持つ素子であれば良い。

以上説明したように本考案の増幅装置は増幅用トランジ
スタのベースに給電する抵抗と、コレクタ側に接続され
た時定数回路を構成する抵抗、それぞれに方向性素子を
並列接続味トランジスタの給電を制御するようにしたも
のであるので、電源投入時に発生する異常音を防止でき
るばかりか、電源を一旦遮断してその直後に再び投入す
る時に発生する異常音も防止でき、もっていかなる状態
から電源を投入しても異常音が発生することはなくなる
。

しかも簡単な構成であるので安価に実施することができ
る。

【図面の簡単な説明】

図面は本考案装置の一実施例を適用したテープレコーダ
の再生増幅部を示す電気的結線図である。 １・・・・・・再生ヘッド、２・・・・・・前置増幅器
、３・・旧主増幅器、４・・・・・・スピーカ、５・・
曲電源、６・・曲電源スイッチ、Ｑ□・・・・・・増幅
用トランジスタ、Ｒ２・・・・・・コレクタ抵抗、Ｃ２
，Ｒ３・・曲積分回路を構成するコンデンサと抵抗、Ｒ
４・・・・・・ベース給電用抵抗、Ｄｌ、Ｄ２・・・・
・・ダイオード。

Claims (1)

【実用新案登録請求の範囲】
1. 増幅用トランジスタのベースとコレクタにそれぞれ抵抗
   を介して給電し、上記コレクタ側の抵抗と電源との間に
   抵抗とコンデンサからなる第１積分回路を接続し、前記
   ベース側の抵抗とコンデンサからなる第２積分回路を形
   威し、エミッタ側は抵抗を介してアース接続された増幅
   装置において、上記トランジスタのベースに給電する抵
   抗に対して、この抵抗に通常流れる電流と同方向に方向
   性素子を並列に接続すると共に上記第１積分回路を構成
   する抵抗に対して、この抵抗に通常流れる電流と逆方向
   に方向性素子に並列に接続したことを特徴とする増幅装
   置。