JPH0245225B2 - - Google Patents
Info
- Publication number
- JPH0245225B2 JPH0245225B2 JP59224905A JP22490584A JPH0245225B2 JP H0245225 B2 JPH0245225 B2 JP H0245225B2 JP 59224905 A JP59224905 A JP 59224905A JP 22490584 A JP22490584 A JP 22490584A JP H0245225 B2 JPH0245225 B2 JP H0245225B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- fixture
- terminal
- point
- printed board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプリント板パツケージを自動試験する
インサーキツトテスタに使用するフイクスチヤを
共用可能とするプリント板の配線方式に関する。
インサーキツトテスタに使用するフイクスチヤを
共用可能とするプリント板の配線方式に関する。
プリント板上の配線経路は実装する各部品の情
報、或いは各部品端子相互を接続する情報等を入
力して自動設計される。かかる自動設計の際に、
プリント板自体で配線不能な接続は、部品を実装
した後に人手で布線する必要がある。かかる人手
による布線は製品価格が増加するので、布線で接
続する必要の無い配線の割合、即ち配線率を極力
向上することが望まれる。この様にして作成され
たプリント板に実装された部品をインサーキツト
テスタにより自動試験する際に、試験対象とする
部品とインサーキツトテスタとを電気的に接続す
る為にフイクスチヤが使用される。各プリント板
の配線経路がそれぞれ異なると、各プリント板に
対して別個のフイクスチヤが必要となり、インサ
ーキツトテスタの価格が増加する。
報、或いは各部品端子相互を接続する情報等を入
力して自動設計される。かかる自動設計の際に、
プリント板自体で配線不能な接続は、部品を実装
した後に人手で布線する必要がある。かかる人手
による布線は製品価格が増加するので、布線で接
続する必要の無い配線の割合、即ち配線率を極力
向上することが望まれる。この様にして作成され
たプリント板に実装された部品をインサーキツト
テスタにより自動試験する際に、試験対象とする
部品とインサーキツトテスタとを電気的に接続す
る為にフイクスチヤが使用される。各プリント板
の配線経路がそれぞれ異なると、各プリント板に
対して別個のフイクスチヤが必要となり、インサ
ーキツトテスタの価格が増加する。
従来プリント板上の配線経路を自動設計する場
合には、各プリント板毎に前記配線率を極力向上
し得る様に設定している為、配線経路は各プリン
ト板毎に全く独立に設定される。従つて各プリン
ト板をインサーキツトテスタにより試験する際に
必要となるフイクスチヤも共用することは難し
く、多くはプリント板毎に独立に設ける必要があ
つた。
合には、各プリント板毎に前記配線率を極力向上
し得る様に設定している為、配線経路は各プリン
ト板毎に全く独立に設定される。従つて各プリン
ト板をインサーキツトテスタにより試験する際に
必要となるフイクスチヤも共用することは難し
く、多くはプリント板毎に独立に設ける必要があ
つた。
以上の説明から明らかな如く、従来あるプリン
ト板の配線方式においては、設計されたプリント
板に対応するフイクスチヤは共用出来る割合は低
く、インサーキツトテストの経済性を損なう恐れ
があつた。
ト板の配線方式においては、設計されたプリント
板に対応するフイクスチヤは共用出来る割合は低
く、インサーキツトテストの経済性を損なう恐れ
があつた。
前記問題点は、プリント板上に実装する各部品
の端子位置情報と、前記各部品端子相互を接続す
る接続情報と、前記プリント板を試験するインサ
ーキツトテスタが使用するフイクスチヤの端子位
置情報とを入力し、接続対象とする二つの前記部
品端子間を接続する前記プリント板上に配線可能
な各配線経路を想定し、該各配線経路上に前記フ
イクスチヤの端子が存在するか否かを判定し、該
フイクスチヤの端子が存在する配線経路を採用す
ることを特徴とする本発明により解決される。
の端子位置情報と、前記各部品端子相互を接続す
る接続情報と、前記プリント板を試験するインサ
ーキツトテスタが使用するフイクスチヤの端子位
置情報とを入力し、接続対象とする二つの前記部
品端子間を接続する前記プリント板上に配線可能
な各配線経路を想定し、該各配線経路上に前記フ
イクスチヤの端子が存在するか否かを判定し、該
フイクスチヤの端子が存在する配線経路を採用す
ることを特徴とする本発明により解決される。
即ち本発明によれば、プリント板の配線経路を
自動設計する際に、所定のフイクスチヤの端子位
置を経由する如く設定する為、前記フイクスチヤ
を多くのプリント板の試験に共用が可能となり、
インサーキツトテスタの経済性が向上される。
自動設計する際に、所定のフイクスチヤの端子位
置を経由する如く設定する為、前記フイクスチヤ
を多くのプリント板の試験に共用が可能となり、
インサーキツトテスタの経済性が向上される。
以下、本発明の一実施例を図面により説明す
る。第１図は本発明の一実施例によるプリント板
の配線方式を示す図であり、第２図は第１図にお
ける端子決定処理過程の一例を示す図であり、第
３図ａ乃至第３図ｄは第２図における配線決定処
理過程を説明する図である。
る。第１図は本発明の一実施例によるプリント板
の配線方式を示す図であり、第２図は第１図にお
ける端子決定処理過程の一例を示す図であり、第
３図ａ乃至第３図ｄは第２図における配線決定処
理過程を説明する図である。
第１図乃至第３図ｄ図において、中央処理装置
（CPU）１は、設計対象となるプリント板上に実
装する各部品の情報と、各部品端子相互を接続す
る情報とをフアイル（Ｆ）２から抽出した後、接
続すべき部品端子ＡおよびＢの２点を抽出する
〔第２図ステツプＳ１〕。続いて中央処理装置１
は、抽出されたＡ点を通る水平線と、Ｂ点を通る
垂直線との交点Ｘ１、並びにＡ点を通る垂直線
と、Ｂ点を通る水平線との交点Ｘ２とを求める
〔ステツプＳ２、および第３図ａ〕。次に中央処理
装置１は、該プリント板を試験するインサーキツ
トテスタが使用するフイクスチヤの端子位置情報
をフアイル（Ｆ）３から抽出し、交点Ｘ１または
Ｘ２に一致するフイクスチヤ端子が相互するか否
かを検索する（ステツプＳ３）。若し交点Ｘ１に
一致するフイクスチヤ端子Ｔ１が検出された場合
には、Ａ点とフイクスチヤ端子Ｔ１とを接続する
配線Ｌ１、およびフイクスチヤ端子Ｔ１とＢ点と
を接続する配線Ｌ２をＡ点およびＢ点を接続する
配線経路として設定し、また交点Ｘ２に一致する
フイクスチヤ端子Ｔ２が検出された場合には、Ａ
点とフイクスチヤ端子Ｔ２を接続する配線Ｌ３、
およびフイクスチヤ端子Ｔ２とＢ点とを接続する
配線Ｌ４をＡ点およびＢ点を接続する配線経路と
して設定する〔ステツプＳ４および第３図ａ〕。
（CPU）１は、設計対象となるプリント板上に実
装する各部品の情報と、各部品端子相互を接続す
る情報とをフアイル（Ｆ）２から抽出した後、接
続すべき部品端子ＡおよびＢの２点を抽出する
〔第２図ステツプＳ１〕。続いて中央処理装置１
は、抽出されたＡ点を通る水平線と、Ｂ点を通る
垂直線との交点Ｘ１、並びにＡ点を通る垂直線
と、Ｂ点を通る水平線との交点Ｘ２とを求める
〔ステツプＳ２、および第３図ａ〕。次に中央処理
装置１は、該プリント板を試験するインサーキツ
トテスタが使用するフイクスチヤの端子位置情報
をフアイル（Ｆ）３から抽出し、交点Ｘ１または
Ｘ２に一致するフイクスチヤ端子が相互するか否
かを検索する（ステツプＳ３）。若し交点Ｘ１に
一致するフイクスチヤ端子Ｔ１が検出された場合
には、Ａ点とフイクスチヤ端子Ｔ１とを接続する
配線Ｌ１、およびフイクスチヤ端子Ｔ１とＢ点と
を接続する配線Ｌ２をＡ点およびＢ点を接続する
配線経路として設定し、また交点Ｘ２に一致する
フイクスチヤ端子Ｔ２が検出された場合には、Ａ
点とフイクスチヤ端子Ｔ２を接続する配線Ｌ３、
およびフイクスチヤ端子Ｔ２とＢ点とを接続する
配線Ｌ４をＡ点およびＢ点を接続する配線経路と
して設定する〔ステツプＳ４および第３図ａ〕。
交点Ｘ１またはＸ２に一致するフイクスチヤ端
子Ｔ１またはＴ２が検出されぬ場合には（ステツ
プＳ３）、Ａ点、交点Ｘ１、Ｂ点および交点Ｘ２
を頂点とする矩形AX１BX２の各辺上に存在す
るフイクスチヤ端子の有無を検索する（ステツプ
Ｓ５）。若し辺Ａ−Ｘ１上にあるフイクスチヤ端
子Ｔ３が検出された場合には、Ａ点とフイクスチ
ヤ端子Ｔ３とを接続する配線Ｌ１１、およびフイ
クスチヤ端子Ｔ３とＢ点とを接続する配線Ｌ１
２，Ｌ２１，Ｌ２２をＡ線およびＢ線を接続する
配線経路として設定し、また辺Ｘ１−Ｂ上にある
フイクスチヤ端子Ｔ４が検出された場合には、Ａ
点とフイクスチヤ端子Ｔ４とを接続する配線Ｌ１
１，Ｌ１２，Ｌ２１、およびフイクスチヤ端子Ｔ
４とＢ点とを接続する配線Ｌ２２を配線経路とし
て設定し、また辺Ａ−Ｘ２上にあるフイクスチヤ
端子Ｔ５が検出された場合には、Ａ点とフイクス
チヤ端子Ｔ５とを接続する配線Ｌ３１、およびフ
イクスチヤ端子Ｔ５とＢ点とを接続する配線Ｌ３
２，Ｌ４１，Ｌ４２をＡ点およびＢ点を接続する
配線経路として設定し、更に辺Ｘ２−Ｂ上にある
フイクスチヤ端子Ｔ６が検出された場合には、Ａ
点とフイクスチヤ端子Ｔ６とを接続する配線Ｌ３
１，Ｌ３２，Ｌ４１、およびフイクスチヤ端子Ｔ
６とＢ点とを接続する配線Ｌ４２をＡ点およびＢ
点を接続する配線経路として設定する〔ステツプ
Ｓ４および第３図ｂ〕。
子Ｔ１またはＴ２が検出されぬ場合には（ステツ
プＳ３）、Ａ点、交点Ｘ１、Ｂ点および交点Ｘ２
を頂点とする矩形AX１BX２の各辺上に存在す
るフイクスチヤ端子の有無を検索する（ステツプ
Ｓ５）。若し辺Ａ−Ｘ１上にあるフイクスチヤ端
子Ｔ３が検出された場合には、Ａ点とフイクスチ
ヤ端子Ｔ３とを接続する配線Ｌ１１、およびフイ
クスチヤ端子Ｔ３とＢ点とを接続する配線Ｌ１
２，Ｌ２１，Ｌ２２をＡ線およびＢ線を接続する
配線経路として設定し、また辺Ｘ１−Ｂ上にある
フイクスチヤ端子Ｔ４が検出された場合には、Ａ
点とフイクスチヤ端子Ｔ４とを接続する配線Ｌ１
１，Ｌ１２，Ｌ２１、およびフイクスチヤ端子Ｔ
４とＢ点とを接続する配線Ｌ２２を配線経路とし
て設定し、また辺Ａ−Ｘ２上にあるフイクスチヤ
端子Ｔ５が検出された場合には、Ａ点とフイクス
チヤ端子Ｔ５とを接続する配線Ｌ３１、およびフ
イクスチヤ端子Ｔ５とＢ点とを接続する配線Ｌ３
２，Ｌ４１，Ｌ４２をＡ点およびＢ点を接続する
配線経路として設定し、更に辺Ｘ２−Ｂ上にある
フイクスチヤ端子Ｔ６が検出された場合には、Ａ
点とフイクスチヤ端子Ｔ６とを接続する配線Ｌ３
１，Ｌ３２，Ｌ４１、およびフイクスチヤ端子Ｔ
６とＢ点とを接続する配線Ｌ４２をＡ点およびＢ
点を接続する配線経路として設定する〔ステツプ
Ｓ４および第３図ｂ〕。
矩形AX１BX２の各辺上にあるフイクスチヤ
端子Ｔ３，Ｔ４，Ｔ５またはＴ６が検出されぬ場
合には（ステツプＳ５）、中央処理装置１は矩形
AX１BX２内に存在するフイクスチヤ端子の有
無を検索する（ステツプＳ６）。若し矩形AX１
BX２内にあるフイクスチヤ端子Ｔ７が検出され
た場合には、Ａ点とフイクスチヤ端子Ｔ７とを接
続する配線Ｌ１３，Ｌ５１、およびフイクスチヤ
端子Ｔ７とＢ点とを接続する配線Ｌ５２，Ｌ４３
をＡ点およびＢ点を接続する配線経路として設定
する〔ステツプＳ４および第３図ｃ〕。
端子Ｔ３，Ｔ４，Ｔ５またはＴ６が検出されぬ場
合には（ステツプＳ５）、中央処理装置１は矩形
AX１BX２内に存在するフイクスチヤ端子の有
無を検索する（ステツプＳ６）。若し矩形AX１
BX２内にあるフイクスチヤ端子Ｔ７が検出され
た場合には、Ａ点とフイクスチヤ端子Ｔ７とを接
続する配線Ｌ１３，Ｌ５１、およびフイクスチヤ
端子Ｔ７とＢ点とを接続する配線Ｌ５２，Ｌ４３
をＡ点およびＢ点を接続する配線経路として設定
する〔ステツプＳ４および第３図ｃ〕。
矩形AX１BX２内にあるフイクスチヤ端子Ｔ
７が検出されぬ場合には、中央処理装置１は、矩
形AX１BX２の辺Ａ−Ｘ２をＡ−Ｘ３迄所定長
延長し、また辺Ｘ１−ＢをＸ１−Ｘ４迄所定長延
長して矩形AX１Ｘ４を構成した後〔ステツプＳ
７および第３図ｄ〕、再びステツプＳ３乃至Ｓ６
を繰返す。第３図ｄにおいては、矩形AX１Ｘ４
の辺Ｘ３Ｘ４上にフイクスチヤ端子Ｔ８が検出さ
れたので（ステツプＳ５）、Ａ点およびフイクス
チヤ端子Ｔ８を接続する配線Ｌ６およびＬ７１、
およびフイクスチヤ端子Ｔ８とＢ点とを接続する
配線Ｌ７２をＡ点およびＢ点を接続する配線経路
として設定する〔ステツプＳ４および第３図ｄ〕。
７が検出されぬ場合には、中央処理装置１は、矩
形AX１BX２の辺Ａ−Ｘ２をＡ−Ｘ３迄所定長
延長し、また辺Ｘ１−ＢをＸ１−Ｘ４迄所定長延
長して矩形AX１Ｘ４を構成した後〔ステツプＳ
７および第３図ｄ〕、再びステツプＳ３乃至Ｓ６
を繰返す。第３図ｄにおいては、矩形AX１Ｘ４
の辺Ｘ３Ｘ４上にフイクスチヤ端子Ｔ８が検出さ
れたので（ステツプＳ５）、Ａ点およびフイクス
チヤ端子Ｔ８を接続する配線Ｌ６およびＬ７１、
およびフイクスチヤ端子Ｔ８とＢ点とを接続する
配線Ｌ７２をＡ点およびＢ点を接続する配線経路
として設定する〔ステツプＳ４および第３図ｄ〕。
中央処理装置１は以上の過程をフアイル２から
抽出されるる設計対象となるプリント板上の総て
の２点を対象に繰返し（ステツプＳ８）、総ての
２点に対し配線経路を設定し終わると、プリント
板に対する配線経路の自動設計を終了し、フアイ
ル（Ｆ）３に格納する。
抽出されるる設計対象となるプリント板上の総て
の２点を対象に繰返し（ステツプＳ８）、総ての
２点に対し配線経路を設定し終わると、プリント
板に対する配線経路の自動設計を終了し、フアイ
ル（Ｆ）３に格納する。
以上の説明から明らかな如く、本実施例によれ
ば、各部品端子の２点間を接続する配線経路は対
象とするフイクスチヤ端子を経由する如く設定さ
れる為、インサーキツトテスタが使用するフイク
スチヤが共用可能となる。
ば、各部品端子の２点間を接続する配線経路は対
象とするフイクスチヤ端子を経由する如く設定さ
れる為、インサーキツトテスタが使用するフイク
スチヤが共用可能となる。
なお、第１図乃至第３図ｄはあく迄本発明の一
実施例に過ぎず、例えばＡ点およびＢ点、並びに
フイクスチヤ端子Ｔ１乃至Ｔ８の位置は図示され
るものに限定されることは無く、他に幾多の変形
が考慮されるが、何れの場合にも本発明の効果は
変わらない。
実施例に過ぎず、例えばＡ点およびＢ点、並びに
フイクスチヤ端子Ｔ１乃至Ｔ８の位置は図示され
るものに限定されることは無く、他に幾多の変形
が考慮されるが、何れの場合にも本発明の効果は
変わらない。
以上、本発明によれば、プリント板の配線経路
を自動設計する際に、所定のフイクスチヤの端子
位置を経由する如く設定する為、前記フイクスチ
ヤを他の多くの種類のプリント板の試験に共用が
可能となり、インサーキツトテストの経済性が向
上される。
を自動設計する際に、所定のフイクスチヤの端子
位置を経由する如く設定する為、前記フイクスチ
ヤを他の多くの種類のプリント板の試験に共用が
可能となり、インサーキツトテストの経済性が向
上される。
第１図は本発明の一実施例によるプリント板の
配線方式を示す図であり、第２図は第１図におけ
る配線決定処理過程の一例を示す図であり、第３
図ａ乃至第３図ｄは第２図における配線決定処理
過程を説明する図である。 図において、１は中央処理装置（CPU）、２乃
至４はフアイル（Ｆ）、５は記憶装置（MEM）、
ＡおよびＢは部品端子、Ｌ１乃至Ｌ７２は配線経
路、Ｔ１乃至Ｔ８はフイクスチヤ端子、を示す。
配線方式を示す図であり、第２図は第１図におけ
る配線決定処理過程の一例を示す図であり、第３
図ａ乃至第３図ｄは第２図における配線決定処理
過程を説明する図である。 図において、１は中央処理装置（CPU）、２乃
至４はフアイル（Ｆ）、５は記憶装置（MEM）、
ＡおよびＢは部品端子、Ｌ１乃至Ｌ７２は配線経
路、Ｔ１乃至Ｔ８はフイクスチヤ端子、を示す。
Claims (1)
- １ プリント板上に実装する各部品の端子位置情
報と、前記各部品端子相互を接続する接続情報
と、前記プリント板を試験するインサーキツトテ
スタが使用するフイクスチヤの端子位置情報とを
入力し、接続対象とする二つの前記部品端子間を
接続する前記プリント板上に配線可能な各配線経
路を想定し、該各配線経路上に前記フイクスチヤ
の端子が存在するか否かを判定し、該フイクスチ
ヤの端子が存在する配線経路を採用することを特
徴とするプリント板の配線方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59224905A JPS61102090A (ja) | 1984-10-25 | 1984-10-25 | プリント板の配線方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59224905A JPS61102090A (ja) | 1984-10-25 | 1984-10-25 | プリント板の配線方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61102090A JPS61102090A (ja) | 1986-05-20 |
| JPH0245225B2 true JPH0245225B2 (ja) | 1990-10-08 |
Family
ID=16820991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59224905A Granted JPS61102090A (ja) | 1984-10-25 | 1984-10-25 | プリント板の配線方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61102090A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0430640U (ja) * | 1990-07-06 | 1992-03-12 | ||
| JPH0587132U (ja) * | 1991-07-19 | 1993-11-22 | 村田機械株式会社 | フロアパネル |
| JPH0635487U (ja) * | 1991-04-10 | 1994-05-13 | 株式会社イノアックコーポレーション | 二重床用床材 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02245830A (ja) * | 1989-03-20 | 1990-10-01 | Fujitsu Ltd | プリント基板の自動配線方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57148390A (en) * | 1981-03-09 | 1982-09-13 | Nippon Electric Co | Device for discovering wiring route |
-
1984
- 1984-10-25 JP JP59224905A patent/JPS61102090A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0430640U (ja) * | 1990-07-06 | 1992-03-12 | ||
| JPH0635487U (ja) * | 1991-04-10 | 1994-05-13 | 株式会社イノアックコーポレーション | 二重床用床材 |
| JPH0587132U (ja) * | 1991-07-19 | 1993-11-22 | 村田機械株式会社 | フロアパネル |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61102090A (ja) | 1986-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1999023699A3 (en) | Polygon representation in an integrated circuit layout | |
| JPH0245225B2 (ja) | ||
| JP3003345B2 (ja) | プリント板の自動束配線システム | |
| JPH10143549A (ja) | 配線用電線の製造方法 | |
| JP2000040093A (ja) | Ｃａｄ図面の検査方法および検査装置 | |
| JPH01293700A (ja) | 自動配線装置 | |
| JP2839005B2 (ja) | 回路図作成方式 | |
| JPS59122963A (ja) | プリント板における未結線折込み完了検出方式 | |
| JPH0296278A (ja) | 自動配線処理方式 | |
| JPS6126243A (ja) | Ｌｓｉア−トワ−クデ−タの回路接続照合出力装置 | |
| JPS61173383A (ja) | 配線走行認識方式 | |
| JPS5819571A (ja) | 障害探索方式 | |
| JP2987919B2 (ja) | プリント配線板の配線処理装置 | |
| SU297931A1 (ru) | Устройство дл определени местоположени коротких замыканий в многослойных платах | |
| JPH09115949A (ja) | 位置ずれ検査パターンを有した電子装置およびその検査方法 | |
| JPH03235180A (ja) | 部品自動配置方法 | |
| JPH03123057A (ja) | レイアウトパターン検証方法 | |
| JPS62247464A (ja) | 配線切断位置決定処理方式 | |
| JPH0496241A (ja) | 集積回路用パッケージ部品 | |
| JPH02150971A (ja) | 多端子信号配線方式 | |
| JPH022466A (ja) | 配線経路決定方法 | |
| US7000203B2 (en) | Efficient and comprehensive method to calculate IC package or PCB trace mutual inductance using circular segments and lookup tables | |
| JPH05102308A (ja) | 半導体集積回路の自動レイアウト手法 | |
| JPH0346347A (ja) | ウエハ集積回路装置 | |
| JPH04115368A (ja) | 束線検出装置 |