JPS61102090A - プリント板の配線方式 - Google Patents
プリント板の配線方式Info
- Publication number
- JPS61102090A JPS61102090A JP59224905A JP22490584A JPS61102090A JP S61102090 A JPS61102090 A JP S61102090A JP 59224905 A JP59224905 A JP 59224905A JP 22490584 A JP22490584 A JP 22490584A JP S61102090 A JPS61102090 A JP S61102090A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- fixture
- point
- terminal
- printed board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプリント板パッケージを自動試験するインサー
キットテスタに使用するフィクスチャを共用可能とする
プリント板の配線方式に関する。
キットテスタに使用するフィクスチャを共用可能とする
プリント板の配線方式に関する。
プリント板上の配線経路は実装する各部品の情報、或い
は各部品端子相互を接続する情報等を入力して自動設計
される。かかる自動設計の際に、プリント板自体で配線
不能な接続は、部品を実装した後に人手で布線する必要
がある。かかる人手による布線は製品価格が増加するの
で、布線で接続する必要の無い配線の割合、即ち配線率
を極力向上することが望まれる。この様にして作成され
たプリント板に実装された部品をインサーキットテスタ
により自動試験する際に、試験対象とする部品とインサ
ーキットテスタとを電気的に接続する為にフィクスチャ
が使用される。各プリント板の配線経路がそれぞれ異な
ると、各プリント板に対して別個のフィクスチャが必要
となり、インサーキットテスタの価格が増加する。
は各部品端子相互を接続する情報等を入力して自動設計
される。かかる自動設計の際に、プリント板自体で配線
不能な接続は、部品を実装した後に人手で布線する必要
がある。かかる人手による布線は製品価格が増加するの
で、布線で接続する必要の無い配線の割合、即ち配線率
を極力向上することが望まれる。この様にして作成され
たプリント板に実装された部品をインサーキットテスタ
により自動試験する際に、試験対象とする部品とインサ
ーキットテスタとを電気的に接続する為にフィクスチャ
が使用される。各プリント板の配線経路がそれぞれ異な
ると、各プリント板に対して別個のフィクスチャが必要
となり、インサーキットテスタの価格が増加する。
従来プリント板上の配線経路を自動設計する場合には、
各プリント板毎に前記配線率を極力向上し得る様に設定
している為、配線経路は各プリント板毎に全く独立に設
定される。従って各プリント板をインサーキットテスタ
により試験する際に必要となるフィクスチャも共用する
ことは難しく、多くはプリント板毎に独立に設ける必要
があった。
各プリント板毎に前記配線率を極力向上し得る様に設定
している為、配線経路は各プリント板毎に全く独立に設
定される。従って各プリント板をインサーキットテスタ
により試験する際に必要となるフィクスチャも共用する
ことは難しく、多くはプリント板毎に独立に設ける必要
があった。
以上の説明から明らかな如く、従来あるプリント板の配
線方式においては、設計されたプリント板に対応するフ
ィクスチャは共用山菜る割合は低く、インサーキットテ
ストの経済性を損なう恐れがあった。
線方式においては、設計されたプリント板に対応するフ
ィクスチャは共用山菜る割合は低く、インサーキットテ
ストの経済性を損なう恐れがあった。
前記問題点は、プリント板上に実装する各部品の情報と
、各部品端子相互を接続する情報と、該プリント板を試
験するインサーキットテスタが使用するフィクスチャの
端子位置情報とを入力し、前記部品端子相互を接続する
配線経路を前記フィクスチャの端子位置を経由する如く
設定することを特徴とする本発明により解決される。
、各部品端子相互を接続する情報と、該プリント板を試
験するインサーキットテスタが使用するフィクスチャの
端子位置情報とを入力し、前記部品端子相互を接続する
配線経路を前記フィクスチャの端子位置を経由する如く
設定することを特徴とする本発明により解決される。
即ち本発明によれば、プリント板の配線経路を自動設計
する際に、所定のフィクスチャの端子位置を経由する如
く設定する為、前記フィクスチャを多くのプリント板の
試験に共用が可能となり、インサーキットテスタの経済
性が向上される。
する際に、所定のフィクスチャの端子位置を経由する如
く設定する為、前記フィクスチャを多くのプリント板の
試験に共用が可能となり、インサーキットテスタの経済
性が向上される。
以下、本発明の一実施例を図面により説明する。
第１図は本発明の一実施例によるプリント板の配線方式
を示す図であり、第２図は第１図における配線決定処理
過程の一例を示す図であり、第３図ｆａ）乃至第３図（
ｄ）は第２図における配線決定処理過程を説明する図で
ある。
を示す図であり、第２図は第１図における配線決定処理
過程の一例を示す図であり、第３図ｆａ）乃至第３図（
ｄ）は第２図における配線決定処理過程を説明する図で
ある。
第１図乃至第３（ｄ）図において、中央処理装置（ＣＰ
Ｕ）１は、設計対象となるプリント板上に実装する各部
品の情報と、各部品端子相互を接続する情報とをファイ
ル（Ｆ）２から抽出した後、接続すべき部品端子Ａおよ
びＢの２点を抽出する〔第２図ステップＳｔ）。続いて
中央処理装置１は、抽出されたＡ点を通る水平線と、Ｂ
点を通る垂直線との交点Ｘ１、並びにＡ点を通る垂直線
と、Ｂ点を通る水平線との交点Ｘ２とを求める〔ステッ
プＳ２、および第３図（ａ）〕。次に中央処理装置１は
、該プリント板を試験するインサーキットテスタが使用
するフィクスチャの端子位置情報をファイル（Ｆ）３か
ら抽出し、交点Ｘ１またはＸ２に一致するフィクスチャ
端子が存在するか否かを検索する（ステップＳ３）、若
し交点Ｘ１に一致するするフィクスチャ端子Ｔ１が検出
された場合には、Ａ点とフィクスチャ端子Ｔ１とを接続
する配線しｌ、およびフィクスチャ端子Ｔ１とＢ点とを
接続する配線し２をＡ点およびＢ点を接続する配線経路
として設定し、また交点Ｘ２に一致するフィクスチャ端
子Ｔ２が検出された場合には、Ａ点とフィクスチャ端子
Ｔ２を接続する配ｆｌ！ｊ！Ｌ３、およびフィクスチャ
端子Ｔ２とＢ点とを接続する配ｖＡＬ４をＡ点およびＢ
点を接続する配線経路として設定する〔ステップＳ４お
よび第３図（ａ）〕。
Ｕ）１は、設計対象となるプリント板上に実装する各部
品の情報と、各部品端子相互を接続する情報とをファイ
ル（Ｆ）２から抽出した後、接続すべき部品端子Ａおよ
びＢの２点を抽出する〔第２図ステップＳｔ）。続いて
中央処理装置１は、抽出されたＡ点を通る水平線と、Ｂ
点を通る垂直線との交点Ｘ１、並びにＡ点を通る垂直線
と、Ｂ点を通る水平線との交点Ｘ２とを求める〔ステッ
プＳ２、および第３図（ａ）〕。次に中央処理装置１は
、該プリント板を試験するインサーキットテスタが使用
するフィクスチャの端子位置情報をファイル（Ｆ）３か
ら抽出し、交点Ｘ１またはＸ２に一致するフィクスチャ
端子が存在するか否かを検索する（ステップＳ３）、若
し交点Ｘ１に一致するするフィクスチャ端子Ｔ１が検出
された場合には、Ａ点とフィクスチャ端子Ｔ１とを接続
する配線しｌ、およびフィクスチャ端子Ｔ１とＢ点とを
接続する配線し２をＡ点およびＢ点を接続する配線経路
として設定し、また交点Ｘ２に一致するフィクスチャ端
子Ｔ２が検出された場合には、Ａ点とフィクスチャ端子
Ｔ２を接続する配ｆｌ！ｊ！Ｌ３、およびフィクスチャ
端子Ｔ２とＢ点とを接続する配ｖＡＬ４をＡ点およびＢ
点を接続する配線経路として設定する〔ステップＳ４お
よび第３図（ａ）〕。
交点Ｘ１またはＸ２に一致するフィクスチャ端子Ｔ１ま
たはＴ２が検出されぬ場合には（ステップＳ３）、Ａ点
、交点Ｘ１、Ｂ点および交点Ｘ２を頂点とする矩形ＡＸ
ＩＢＸ２の各辺上に存在するフィクスチャ端子の有無を
検索する（ステップＳ５）。若し辺Ａ−Ｘｌ上にあるフ
ィクスチャ端子Ｔ３が検出された場合には、Ａ点とフィ
クスチャ端子Ｔ３とを接続する配線Ｌｌｌ、およびフィ
クスチャ端子Ｔ３とＢ点とを接続する配線Ｌ１２、Ｌ２
１、Ｌ２２をＡ線およびＢ線を接続する配線経路として
設定し、また辺Ｘ１−Ｂ上にあるフィクスチャ端子Ｔ４
が検出された場合には、Ａ点とフィクスチャ端子Ｔ４と
を接続する配線Ｌｌｌ、Ｌ１２、Ｌ２１、およびフィク
スチャ端子Ｔ４とＢ点とを接続する配線Ｌ２２を配線経
路として設定し、また辺Ａ−Ｘ２上にあるフィクスチャ
端子Ｔ５が検出された場合には、Ａ点とフィクスチャ端
子Ｔ５とを接読する配線Ｌ４１、およびフィクスチャ端
子Ｔ５とＢ点とを接続する配線Ｌ３２、Ｌ４１、Ｌ４２
をＡ点およびＢ点を接続する配線経路として設定し、更
に辺Ｘ２−Ｂ上にあるフィクスチャ端子Ｔ６が検出され
た場合には、Ａ点とフィクスチャ端子Ｔ６とを接続する
配線Ｌ３１、Ｌ３２、Ｌ４１、およびフィクスチ中端子
Ｔ６とＢ点とを接続する配線Ｌ４２をＡ点およびＢ点を
接続する配線経路として設定する〔ステップＳ４および
第３図（ｂ）〕。
たはＴ２が検出されぬ場合には（ステップＳ３）、Ａ点
、交点Ｘ１、Ｂ点および交点Ｘ２を頂点とする矩形ＡＸ
ＩＢＸ２の各辺上に存在するフィクスチャ端子の有無を
検索する（ステップＳ５）。若し辺Ａ−Ｘｌ上にあるフ
ィクスチャ端子Ｔ３が検出された場合には、Ａ点とフィ
クスチャ端子Ｔ３とを接続する配線Ｌｌｌ、およびフィ
クスチャ端子Ｔ３とＢ点とを接続する配線Ｌ１２、Ｌ２
１、Ｌ２２をＡ線およびＢ線を接続する配線経路として
設定し、また辺Ｘ１−Ｂ上にあるフィクスチャ端子Ｔ４
が検出された場合には、Ａ点とフィクスチャ端子Ｔ４と
を接続する配線Ｌｌｌ、Ｌ１２、Ｌ２１、およびフィク
スチャ端子Ｔ４とＢ点とを接続する配線Ｌ２２を配線経
路として設定し、また辺Ａ−Ｘ２上にあるフィクスチャ
端子Ｔ５が検出された場合には、Ａ点とフィクスチャ端
子Ｔ５とを接読する配線Ｌ４１、およびフィクスチャ端
子Ｔ５とＢ点とを接続する配線Ｌ３２、Ｌ４１、Ｌ４２
をＡ点およびＢ点を接続する配線経路として設定し、更
に辺Ｘ２−Ｂ上にあるフィクスチャ端子Ｔ６が検出され
た場合には、Ａ点とフィクスチャ端子Ｔ６とを接続する
配線Ｌ３１、Ｌ３２、Ｌ４１、およびフィクスチ中端子
Ｔ６とＢ点とを接続する配線Ｌ４２をＡ点およびＢ点を
接続する配線経路として設定する〔ステップＳ４および
第３図（ｂ）〕。
矩形ＡＸＩＢＸ２の各辺上にあるフィクスチャ端子Ｔ３
、Ｔ４、Ｔ５またはＴ６が検出されぬ場合には（ステッ
プＳ５）、中央処理装置１は矩形ＡＸＩＢＸ２内に存在
するフィクスチャ端子のを無を検索する（ステップＳ６
）。若し矩形ＡＸＩＢＸ２内にあるフィクスチャ端子Ｔ
７が検出された場合には、Ａ点とフィクスチャ端子Ｔ７
とを接続する配線Ｌ１３、ＬＳＩ、およびフィクスチャ
端子Ｔ７とＢ点とを接続する配線Ｌ５２、Ｌ４３をＡ点
およびＢ点を接続する配線経路として設定する〔ステッ
プＳ４および第３図（Ｃ）〕。
、Ｔ４、Ｔ５またはＴ６が検出されぬ場合には（ステッ
プＳ５）、中央処理装置１は矩形ＡＸＩＢＸ２内に存在
するフィクスチャ端子のを無を検索する（ステップＳ６
）。若し矩形ＡＸＩＢＸ２内にあるフィクスチャ端子Ｔ
７が検出された場合には、Ａ点とフィクスチャ端子Ｔ７
とを接続する配線Ｌ１３、ＬＳＩ、およびフィクスチャ
端子Ｔ７とＢ点とを接続する配線Ｌ５２、Ｌ４３をＡ点
およびＢ点を接続する配線経路として設定する〔ステッ
プＳ４および第３図（Ｃ）〕。
矩形ＡＸＩＢＸ２内にあるフィクスチャ端子Ｔ７が検出
されぬ場合には、中央処理装置１は、矩形ＡＸＩＢＸ２
の辺Ａ−Ｘ２をＡ−Ｘ３迄所定長延長し、また辺Ｘ１−
ＢをＸｌ−Ｘ４迄所定長延長して矩形ＡＸＩＸ４を構成
した後〔ステップＳ７および第３図ｆｄ））、再びステ
ップＳ３乃至Ｓ６を繰返す。第３図（ｄｌにおいては、
矩形ＡＸＩＸ４の辺Ｘ３Ｘ４上にフィクスチャ端子Ｔ８
が検出されたので（ステップＳ５）、Ａ点およびフィク
スチャ端子Ｔ８を接続する配線し６およびＬ７１、およ
びフィクスチャ端子Ｔ８とＢ点とを接続する配線Ｌ７２
をＡ点およびＢ点を接続する配線経路として設定する〔
ステップＳ４および第３図（ｄ）〕。
されぬ場合には、中央処理装置１は、矩形ＡＸＩＢＸ２
の辺Ａ−Ｘ２をＡ−Ｘ３迄所定長延長し、また辺Ｘ１−
ＢをＸｌ−Ｘ４迄所定長延長して矩形ＡＸＩＸ４を構成
した後〔ステップＳ７および第３図ｆｄ））、再びステ
ップＳ３乃至Ｓ６を繰返す。第３図（ｄｌにおいては、
矩形ＡＸＩＸ４の辺Ｘ３Ｘ４上にフィクスチャ端子Ｔ８
が検出されたので（ステップＳ５）、Ａ点およびフィク
スチャ端子Ｔ８を接続する配線し６およびＬ７１、およ
びフィクスチャ端子Ｔ８とＢ点とを接続する配線Ｌ７２
をＡ点およびＢ点を接続する配線経路として設定する〔
ステップＳ４および第３図（ｄ）〕。
中央処理装置１は以上の過程をファイル２から抽出され
るる設計対象となるプリント板上の総ての２点を対象に
繰返しくステップＳ８）、総ての２点に対し配線経路を
設定し終わると、プリント板に対する配線経路の自動設
計を終了し、ファイル（Ｆ）３に格納する。
るる設計対象となるプリント板上の総ての２点を対象に
繰返しくステップＳ８）、総ての２点に対し配線経路を
設定し終わると、プリント板に対する配線経路の自動設
計を終了し、ファイル（Ｆ）３に格納する。
以上の説明から明らかな如く、本実施例によれば、各部
品端子の２点間を接続する配線経路は対象とするフィク
スチャ端子を経由する如く設定される為、インサーキッ
トテスタが使用するフィクスチャが共用可能となる。
品端子の２点間を接続する配線経路は対象とするフィク
スチャ端子を経由する如く設定される為、インサーキッ
トテスタが使用するフィクスチャが共用可能となる。
なお、第１図乃至第３図（ｄｌはあく迄本発明の一実施
例に過ぎず、例えばＡ点およびＢ点、並びにフィクスチ
ャ端子Ｔ１乃至Ｔ８の位置は図示されるものに限定され
ることは無（、他に幾多の変形が考慮されるが、何れの
場合にも本発明の効果は変わらない。
例に過ぎず、例えばＡ点およびＢ点、並びにフィクスチ
ャ端子Ｔ１乃至Ｔ８の位置は図示されるものに限定され
ることは無（、他に幾多の変形が考慮されるが、何れの
場合にも本発明の効果は変わらない。
以上、本発明によれば、プリント板の配線経路を自動設
計する際に、所定のフィクスチャの端子位置を経由する
如（設定する為、前記フィクスチャを他の多くの種類の
プリント板の試験に共用が可能となり、インサーキット
テストの経済性が向上される。
計する際に、所定のフィクスチャの端子位置を経由する
如（設定する為、前記フィクスチャを他の多くの種類の
プリント板の試験に共用が可能となり、インサーキット
テストの経済性が向上される。
第１図は本発明の一実施例によるプリント板の配線方式
を示す図であり、第２図は第１図における配線決定処理
過程の一例を示す図であり、第３図（ａｌ乃至第３図ｆ
ｄ）は第２図における配線決定処理過程を説明する図で
ある。 図において、ｌは中央処理装置（ＣＰＵ） 、２乃至４
はファイル（Ｆ） 、５は記憶装置（ＭＥＭ）、Ａおよ
びＢは部品端子、Ｌｌ乃至Ｌ７２は配線経路、Ｔ１乃至
Ｔ８はフィクスチャ端子、を示竿 １ 旧 岑 ２ 旧
を示す図であり、第２図は第１図における配線決定処理
過程の一例を示す図であり、第３図（ａｌ乃至第３図ｆ
ｄ）は第２図における配線決定処理過程を説明する図で
ある。 図において、ｌは中央処理装置（ＣＰＵ） 、２乃至４
はファイル（Ｆ） 、５は記憶装置（ＭＥＭ）、Ａおよ
びＢは部品端子、Ｌｌ乃至Ｌ７２は配線経路、Ｔ１乃至
Ｔ８はフィクスチャ端子、を示竿 １ 旧 岑 ２ 旧
Claims (1)
- プリント板上に実装する各部品の情報と、各部品端子相
互を接続する情報と、該プリント板を試験するインサー
キットテスタが使用するフィクスチャの端子位置情報と
を入力し、前記部品端子相互を接続する配線経路を前記
フィクスチャの端子位置を経由する如く設定することを
特徴とするプリント板の配線方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59224905A JPS61102090A (ja) | 1984-10-25 | 1984-10-25 | プリント板の配線方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59224905A JPS61102090A (ja) | 1984-10-25 | 1984-10-25 | プリント板の配線方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61102090A true JPS61102090A (ja) | 1986-05-20 |
| JPH0245225B2 JPH0245225B2 (ja) | 1990-10-08 |
Family
ID=16820991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59224905A Granted JPS61102090A (ja) | 1984-10-25 | 1984-10-25 | プリント板の配線方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61102090A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02245830A (ja) * | 1989-03-20 | 1990-10-01 | Fujitsu Ltd | プリント基板の自動配線方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0430640U (ja) * | 1990-07-06 | 1992-03-12 | ||
| JPH0635487U (ja) * | 1991-04-10 | 1994-05-13 | 株式会社イノアックコーポレーション | 二重床用床材 |
| JPH0587132U (ja) * | 1991-07-19 | 1993-11-22 | 村田機械株式会社 | フロアパネル |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57148390A (en) * | 1981-03-09 | 1982-09-13 | Nippon Electric Co | Device for discovering wiring route |
-
1984
- 1984-10-25 JP JP59224905A patent/JPS61102090A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57148390A (en) * | 1981-03-09 | 1982-09-13 | Nippon Electric Co | Device for discovering wiring route |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02245830A (ja) * | 1989-03-20 | 1990-10-01 | Fujitsu Ltd | プリント基板の自動配線方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0245225B2 (ja) | 1990-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890011077A (ko) | 반도체 집적회로의 배선 설계방법 | |
| US6829749B2 (en) | Design support apparatus for circuit including directional coupler, design support tool, method of designing circuit, and circuit board | |
| JPH055772A (ja) | プリント回路板試験システム | |
| Mory-Rauch | Pin assignment on a printed circuit board | |
| JPH0245225B2 (ja) | ||
| CN115186622A (zh) | Pcb设计中快速查找测试点的方法、装置、终端及存储介质 | |
| JP3003345B2 (ja) | プリント板の自動束配線システム | |
| JPH11259551A (ja) | プリント基板部品配置・配線ｃａｄ装置 | |
| JP2839005B2 (ja) | 回路図作成方式 | |
| JPH02207377A (ja) | 配置設計支援装置 | |
| EP0786731A2 (en) | Method and apparatus for verifying an electrical configuration using a pseudo-element pattern | |
| JPS6126243A (ja) | Ｌｓｉア−トワ−クデ−タの回路接続照合出力装置 | |
| JPH06301744A (ja) | 部品間隙チェック装置 | |
| JPH01293700A (ja) | 自動配線装置 | |
| JP2853660B2 (ja) | 配線処理装置 | |
| JPH0464154A (ja) | 電子部品交換方法 | |
| JP2000200297A (ja) | アナログ部品削除情報付与システム | |
| JPS62188339A (ja) | 配線パタ−ンの設計方式 | |
| JPH05120379A (ja) | 対話型ペア配線方法 | |
| JPH10143549A (ja) | 配線用電線の製造方法 | |
| JPH01211079A (ja) | プリント基板自動配線装置 | |
| JPH1166142A (ja) | グループ等長配線システム | |
| JPS6219953A (ja) | 実装記憶容量認識方式 | |
| JPS62247464A (ja) | 配線切断位置決定処理方式 | |
| JPH0548239A (ja) | 回路基板の形成方法 |