JPH02245830A - プリント基板の自動配線方法 - Google Patents
プリント基板の自動配線方法Info
- Publication number
- JPH02245830A JPH02245830A JP1066009A JP6600989A JPH02245830A JP H02245830 A JPH02245830 A JP H02245830A JP 1066009 A JP1066009 A JP 1066009A JP 6600989 A JP6600989 A JP 6600989A JP H02245830 A JPH02245830 A JP H02245830A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- test
- information
- terminal
- test land
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Supply And Installment Of Electrical Components (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
表側面上に少なくともＳＭＤ形部品を搭載したプリント
板の裏側面よりテストプローブを当てて回路試験を行う
ためのテストランドが、該プリント板上の配線に沿って
、前記裏側面に配置されるプリント板における自動配線
方法に関し、テストランドを設けて自動回路試験が行わ
れるＳＭＤ形部品搭載のプリント板において、各テスト
ランドの人手による組み込み作業を一切排除し得る、そ
して確実にテストランドを確保し得るプリント板の自動
配線方法を提供することを目的とし、 前記プリント板上に搭載すべき部品群の部品情報および
該部品群の各々が有する端子群間を結ぶ配線の接続情報
を格納する回路情報ファイル内の回路情報を読み取って
該部品群の配置を設定する第１工程と、前記回路情報を
読み取って前記ＳＭＤ形部品の端子群情報を抽出し、さ
らにその中から前記テストランドを中間に介在させるべ
き端子対を全て選択する第２工程と、各前記端子対につ
いて、対をなす２つの端子相互間でかつ前記部品と重な
らない位置に前記テストランドの配置を設定する第３工
程と、前記接続情報をもとに各配線ルートを設定する際
に、各前記端子対間の接続情報については、さらに前記
第３工程で設定された前記テストランドの配置位置を組
み入れて配線ルートを決定する第４工程とから構成する
。
板の裏側面よりテストプローブを当てて回路試験を行う
ためのテストランドが、該プリント板上の配線に沿って
、前記裏側面に配置されるプリント板における自動配線
方法に関し、テストランドを設けて自動回路試験が行わ
れるＳＭＤ形部品搭載のプリント板において、各テスト
ランドの人手による組み込み作業を一切排除し得る、そ
して確実にテストランドを確保し得るプリント板の自動
配線方法を提供することを目的とし、 前記プリント板上に搭載すべき部品群の部品情報および
該部品群の各々が有する端子群間を結ぶ配線の接続情報
を格納する回路情報ファイル内の回路情報を読み取って
該部品群の配置を設定する第１工程と、前記回路情報を
読み取って前記ＳＭＤ形部品の端子群情報を抽出し、さ
らにその中から前記テストランドを中間に介在させるべ
き端子対を全て選択する第２工程と、各前記端子対につ
いて、対をなす２つの端子相互間でかつ前記部品と重な
らない位置に前記テストランドの配置を設定する第３工
程と、前記接続情報をもとに各配線ルートを設定する際
に、各前記端子対間の接続情報については、さらに前記
第３工程で設定された前記テストランドの配置位置を組
み入れて配線ルートを決定する第４工程とから構成する
。
本発明は表側面上に少なくともＳ Ｍ Ｄ （Ｓｕｒｆ
ａｃｅＭｏｕｎｔｉｎｇ Ｄｅｖｉｃｅ）形部品を搭載
したプリント板の裏側面よりテストプローブを当てて回
路試験を行うためのテストランドが、該プリント板上の
配線に沿って、前記裏側面に配置されるプリント板にお
ける自動配線方法に関する。
ａｃｅＭｏｕｎｔｉｎｇ Ｄｅｖｉｃｅ）形部品を搭載
したプリント板の裏側面よりテストプローブを当てて回
路試験を行うためのテストランドが、該プリント板上の
配線に沿って、前記裏側面に配置されるプリント板にお
ける自動配線方法に関する。
近年プリント板が提供すべき論理回路機能は益々大規模
化しつつある。一方、収容スペースの面からはプリント
板の小形化が要望されている。このような背景からプリ
ント板上に搭載すべき部品は従来のＤ Ｉ Ｐ （Ｄｕ
ａｌ Ｉｎ １ｉｎｅ Ｐａｃｋａｇｅ）形部品からＳ
ＭＤ形部品へと移行しつつある。ＳＭＤ形部品はＤＩＰ
形部品と異なり、各部品の端子（ピン）がプリント板を
貫通することなくその表面側で固定される（後述）、こ
のため、プリント板における部品実装密度が増大する。
化しつつある。一方、収容スペースの面からはプリント
板の小形化が要望されている。このような背景からプリ
ント板上に搭載すべき部品は従来のＤ Ｉ Ｐ （Ｄｕ
ａｌ Ｉｎ １ｉｎｅ Ｐａｃｋａｇｅ）形部品からＳ
ＭＤ形部品へと移行しつつある。ＳＭＤ形部品はＤＩＰ
形部品と異なり、各部品の端子（ピン）がプリント板を
貫通することなくその表面側で固定される（後述）、こ
のため、プリント板における部品実装密度が増大する。
ところがＳＭＤ形部品は上述の如くプリント板の裏面側
には端子を突き出させない構造であるから、従来からプ
リント板の回路試験として行われてきた手法がそのまま
適用できない。つまり、プリント板の裏面側からテスト
プローブを各端子に当てて試験をしようとしても、ＳＭ
Ｄ形部品の端子については裏面側に該端子が存在せず、
回路試験はできない。
には端子を突き出させない構造であるから、従来からプ
リント板の回路試験として行われてきた手法がそのまま
適用できない。つまり、プリント板の裏面側からテスト
プローブを各端子に当てて試験をしようとしても、ＳＭ
Ｄ形部品の端子については裏面側に該端子が存在せず、
回路試験はできない。
そこでＳＭＤ形部品の端子についても従来どおり、テス
トプローブによるプリント板の裏面側からの回路試験が
できるようにテストランドというものが導入された。す
なわち、ＳＭＤ形部品の端子に接続する配線の一部にビ
ア（Ｖｉａニスルーホール）を設けてこのビアに導通ず
るテストランドをプリント板の裏面側に設ける。そうす
れば、このテストランドからビアおよびプリント板表面
の当該配線を介してＳＭＤ形部品の端子に至る導通がと
れ、テストランドにテストプローブを当てれば当該Ｓ
Ｍ Ｄ形部品端子にテストプローブを当てたのと等価に
なる０本発明は高密度の配線中に予め各テストランドを
組み入れることをも考慮したプリント板の自動配線方法
について述べる。
トプローブによるプリント板の裏面側からの回路試験が
できるようにテストランドというものが導入された。す
なわち、ＳＭＤ形部品の端子に接続する配線の一部にビ
ア（Ｖｉａニスルーホール）を設けてこのビアに導通ず
るテストランドをプリント板の裏面側に設ける。そうす
れば、このテストランドからビアおよびプリント板表面
の当該配線を介してＳＭＤ形部品の端子に至る導通がと
れ、テストランドにテストプローブを当てれば当該Ｓ
Ｍ Ｄ形部品端子にテストプローブを当てたのと等価に
なる０本発明は高密度の配線中に予め各テストランドを
組み入れることをも考慮したプリント板の自動配線方法
について述べる。
第５図はＤＩＰ形部品の断面図であり、第６Ａおよび６
Ｂ図はＳＭＤ形部品の断面図である。特にＳＭＤ形部品
については代表的な２つの形態を示す、これらの図を参
照すると、１１はＤＩＰ形部品、１２はＳＭＤ形部品で
ある。ＤＩＰ形部品１１の端子（ピン）１３はプリン１
反１５の裏面側まで貫通する。これに対しＳＭＤ形部品
１２の端子（ピン）１４はプリント板１５の裏面側へ貫
通することなく、その表面側において固定（導体パッド
上にはんだ付け）される、なお、各端子１４ごとに配線
がなされるが図示省略している。
Ｂ図はＳＭＤ形部品の断面図である。特にＳＭＤ形部品
については代表的な２つの形態を示す、これらの図を参
照すると、１１はＤＩＰ形部品、１２はＳＭＤ形部品で
ある。ＤＩＰ形部品１１の端子（ピン）１３はプリン１
反１５の裏面側まで貫通する。これに対しＳＭＤ形部品
１２の端子（ピン）１４はプリント板１５の裏面側へ貫
通することなく、その表面側において固定（導体パッド
上にはんだ付け）される、なお、各端子１４ごとに配線
がなされるが図示省略している。
回路試験のためプリント板１５の裏面側よりテストプロ
ーブ１６が各端子１３対応に突き当てられるが、ＳＭＤ
端子１４についてはこのようなテストプローブの突き当
てが不可能である。
ーブ１６が各端子１３対応に突き当てられるが、ＳＭＤ
端子１４についてはこのようなテストプローブの突き当
てが不可能である。
第７図はテストランドを示す平面図であり、プリント板
１５の裏面側より見た図である。なお、テストランド１
７およびその中央のビア１８以外は全てプリント板の裏
面側からは見えないはずであるが、理解を早めるため全
て実線で描いて示す。
１５の裏面側より見た図である。なお、テストランド１
７およびその中央のビア１８以外は全てプリント板の裏
面側からは見えないはずであるが、理解を早めるため全
て実線で描いて示す。
テストランド１７の中央のビア１８はプリント板１５を
貫通して配線１９につながる。図に示す配線１９は、双
方がＳＭＤ形部品１２である端子１４相互（端子対）を
結んでおり、その中間にはテストランド１７を介在させ
る必要がある。もし、いずれか一方または双方がＤＩＰ
形部品１１であればテストランド１７を設ける必要はな
い、なぜなら当該部品間の端子対は少なくとも一方がプ
リント板１５の裏面側に突出しているから、これにテス
トプローブ１６を接触させればよい。
貫通して配線１９につながる。図に示す配線１９は、双
方がＳＭＤ形部品１２である端子１４相互（端子対）を
結んでおり、その中間にはテストランド１７を介在させ
る必要がある。もし、いずれか一方または双方がＤＩＰ
形部品１１であればテストランド１７を設ける必要はな
い、なぜなら当該部品間の端子対は少なくとも一方がプ
リント板１５の裏面側に突出しているから、これにテス
トプローブ１６を接触させればよい。
第８図は従来のプリント板自動配線方法を模式的に示す
流れ図である。まず回路情報ファイル２１から回路情報
を読み取る。この回路情報は、プリント板１５上に搭載
すべき部品群１１ 、１２の部品情報および該部品群１
１ 、１２の各々が有する端子群１３．１４間を結ぶ配
線１９の接続情報からなる。
流れ図である。まず回路情報ファイル２１から回路情報
を読み取る。この回路情報は、プリント板１５上に搭載
すべき部品群１１ 、１２の部品情報および該部品群１
１ 、１２の各々が有する端子群１３．１４間を結ぶ配
線１９の接続情報からなる。
部品情報はｒ 、 ｎ 、 ト・・の如く図解されてお
り、また接続情報はＡ−Ｂ 、Ｃ−Ｄ−Ｅの如く図解さ
れている。これらＡ、Ｂ、Ｃ等は端子１３ 、１４の各
々を具体的に表し、これらＡ、ＢおよびＣ，Ｄ。
り、また接続情報はＡ−Ｂ 、Ｃ−Ｄ−Ｅの如く図解さ
れている。これらＡ、Ｂ、Ｃ等は端子１３ 、１４の各
々を具体的に表し、これらＡ、ＢおよびＣ，Ｄ。
Ｅ等の間に引かれた横線は具体的な配線を意味している
。
。
次にステップａにて、読み出した回路情報、特に部品情
報（１，ｎ、ＩＩＩ・・・）をもとに、各部品１１１２
の配置を設定する。
報（１，ｎ、ＩＩＩ・・・）をもとに、各部品１１１２
の配置を設定する。
ステップｂでは、ステップａにて部品配置されると、各
部品１１ 、１２の端子群１３．１４の配置も決まるか
ら、前記の接続情報（Ａ−Ｂ、Ｃ−Ｄ−Ｅ）をもとに各
配線１９のルートを設定する。
部品１１ 、１２の端子群１３．１４の配置も決まるか
ら、前記の接続情報（Ａ−Ｂ、Ｃ−Ｄ−Ｅ）をもとに各
配線１９のルートを設定する。
ステップＣでは、ステップｂにて設定された配線ルート
をもとにテストランド１７を配置すべき箇所を抽出し設
計者が手作業でテストランド１７の配置を設定する。つ
まり、配線ルート中の適当な部分にテストランド１７を
組み入れる。かくしてテストランドＩ７も組み入れた最
終的な配線ルートが決定される。
をもとにテストランド１７を配置すべき箇所を抽出し設
計者が手作業でテストランド１７の配置を設定する。つ
まり、配線ルート中の適当な部分にテストランド１７を
組み入れる。かくしてテストランドＩ７も組み入れた最
終的な配線ルートが決定される。
実際にプリント板を製造するには、さらに前記の最終的
な配線ルートに従ってアートワークデータをアートワー
クファイル２２内に格納し、このアートワークデータに
従って配線パターンをプリント板１５上に形成する。
な配線ルートに従ってアートワークデータをアートワー
クファイル２２内に格納し、このアートワークデータに
従って配線パターンをプリント板１５上に形成する。
上述した従来の自動配線においては、テストランドの組
み込み作業が人手によって行われ、極めて非能率である
という問題がある。これにはコスト上の損失もあるし、
製造工数上の不利益もある。
み込み作業が人手によって行われ、極めて非能率である
という問題がある。これにはコスト上の損失もあるし、
製造工数上の不利益もある。
また、テストランドの配置が実際には不可能な場合があ
る０例えば配線が密集しているところにしかテストラン
ドを置くことができないような場合である。このような
場合にはビアだけを形成しこのとアからテスト配線を伸
ばし別の空いたところにテストパッドを設けなければな
らないという問題がある。
る０例えば配線が密集しているところにしかテストラン
ドを置くことができないような場合である。このような
場合にはビアだけを形成しこのとアからテスト配線を伸
ばし別の空いたところにテストパッドを設けなければな
らないという問題がある。
さらにまた最悪時にはそのようなビアさえも形成できず
、当該配線部分の回路試験は別の形式（例えば目視チエ
ツク）で試験をしなければならないという問題がある。
、当該配線部分の回路試験は別の形式（例えば目視チエ
ツク）で試験をしなければならないという問題がある。
本発明はテストランドを設けて自動回路試験が行われる
ＳＭＤ形部品搭載のプリント板において、各テストラン
ドの人手による組み込み作業を一切排除し得る、そして
確実にテストランドを確保し得るプリント板の自動配線
方法を提供することを目的とするものである。
ＳＭＤ形部品搭載のプリント板において、各テストラン
ドの人手による組み込み作業を一切排除し得る、そして
確実にテストランドを確保し得るプリント板の自動配線
方法を提供することを目的とするものである。
第１Ａおよ１８図は本発明に係る自動配線方法の基本的
な流れを示す模式図である。従来の場合（第８図）に比
して修正回路情報ファイル３１（第１Ｂ図）が導入され
た点が異なる。このファイル３１内の修正接続情報は、
テストランド１７の配置を組み入れたものとなっている
。例えば接続情報Ａ−Ｂ （回路情報ファイル２１）に
はテストランドＴ１が組み入れられている。
な流れを示す模式図である。従来の場合（第８図）に比
して修正回路情報ファイル３１（第１Ｂ図）が導入され
た点が異なる。このファイル３１内の修正接続情報は、
テストランド１７の配置を組み入れたものとなっている
。例えば接続情報Ａ−Ｂ （回路情報ファイル２１）に
はテストランドＴ１が組み入れられている。
本発明の方法を工程別に区切って分類すると、（１）プ
リント１５板上に搭載すべき部品群１１゜１２の部品情
報および部品群１１ 、１２の各々が有する端子群１３
、１４間を結ぶ配線の接続情報を格納する回路情報フ
ァイル２１内の回路情報を読み取って部品群１１ 、１
２の配置を設定しく第１Ａ図のステップａ）、 （ｉｉ）前記回路情報を読み取ってＳＭＤ形部品１２の
端子群１４の情報を抽出し、さらにその中からテストラ
ンド１７を中間に介在させるべき端子対を全て選択しく
第１Ａ図のステップｂおよびＣ）、 各前記端子対について、対をなす２つの端子相互間でか
つ部品１１ 、１２と重ならない位置にテストランド１
７の配置を設定しく第１Ｂ図のステップｄ）、 前記接続情報をもとに各配線ルートを設定する際に、各
前記端子対間の接続情報については、さらに前記第３工
程で設定されたテストランド１７の配置位置を組み入れ
て修正回路情報（３１）を得、最終的な配線ルートを決
定しく第１Ｂ図のステップｅ）、自動配線を行う。
リント１５板上に搭載すべき部品群１１゜１２の部品情
報および部品群１１ 、１２の各々が有する端子群１３
、１４間を結ぶ配線の接続情報を格納する回路情報フ
ァイル２１内の回路情報を読み取って部品群１１ 、１
２の配置を設定しく第１Ａ図のステップａ）、 （ｉｉ）前記回路情報を読み取ってＳＭＤ形部品１２の
端子群１４の情報を抽出し、さらにその中からテストラ
ンド１７を中間に介在させるべき端子対を全て選択しく
第１Ａ図のステップｂおよびＣ）、 各前記端子対について、対をなす２つの端子相互間でか
つ部品１１ 、１２と重ならない位置にテストランド１
７の配置を設定しく第１Ｂ図のステップｄ）、 前記接続情報をもとに各配線ルートを設定する際に、各
前記端子対間の接続情報については、さらに前記第３工
程で設定されたテストランド１７の配置位置を組み入れ
て修正回路情報（３１）を得、最終的な配線ルートを決
定しく第１Ｂ図のステップｅ）、自動配線を行う。
第２Ａ図はテストランド位置設定の種別のうちの設定タ
イプＡを示す図であり、第２Ｂ図はテストランド位置設
定の種別のうちの設定タイプＢを示す図であり、第２Ｃ
図はテストランド位置設定の種別のうちの設定タイプＣ
を示す図である。これら３種の設定タイプＡ、Ｂおよび
Ｃは第１Ｂ図のステップｄ（テストランドの配置を設定
する）を実施する具体的な判断基準の一例である。
イプＡを示す図であり、第２Ｂ図はテストランド位置設
定の種別のうちの設定タイプＢを示す図であり、第２Ｃ
図はテストランド位置設定の種別のうちの設定タイプＣ
を示す図である。これら３種の設定タイプＡ、Ｂおよび
Ｃは第１Ｂ図のステップｄ（テストランドの配置を設定
する）を実施する具体的な判断基準の一例である。
第１Ａ図のステップＣでＳＭＤ形部品１２の端子１４を
抽出し、テストランド１７を介在させるべき端子対を１
４Ｐ、 １４Ｐ’ 、 １４Ｇ、 １４Ｑ’ 、 １４
Ｒ，１４！Ｉ’・・・として選択する。
抽出し、テストランド１７を介在させるべき端子対を１
４Ｐ、 １４Ｐ’ 、 １４Ｇ、 １４Ｑ’ 、 １４
Ｒ，１４！Ｉ’・・・として選択する。
端子対１４Ｐ、１４Ｐ’の相互の位置関係が第２Ａ図に
示すように水平（または垂直）ならばほぼその中間に位
置するところで、かつ、部品群のいずれにも重ならない
位置にテストランド１７Ｐの配置を設定する（設定タイ
プＡ）。
示すように水平（または垂直）ならばほぼその中間に位
置するところで、かつ、部品群のいずれにも重ならない
位置にテストランド１７Ｐの配置を設定する（設定タイ
プＡ）。
端子対１４Ｑ 、 １４Ｑ’の相互の位置関係が第２Ｂ
図に示すように対角線上にあるならば、１４Ｑと１４Ｑ
′で規定される矩形の隅で、がっ、部品群のいずれにも
重ならない位置にテストランド１７Ｑまたは１７Ｑ′の
配置を設定する（設定タイプＢ）。
図に示すように対角線上にあるならば、１４Ｑと１４Ｑ
′で規定される矩形の隅で、がっ、部品群のいずれにも
重ならない位置にテストランド１７Ｑまたは１７Ｑ′の
配置を設定する（設定タイプＢ）。
１７Ｑまたは１７Ｑ′のいずれを選択しても良い。
端子対１４Ｒ、１４Ｒ’の相互の位置関係が第２Ｂ図に
示すようであるが、第２Ｂ図のテストランド１７Ｑおよ
び１７Ｑ’のいずれもが部品に重なり、１７Ｑも１７Ｑ
′も設定できないときは、第２ｃ図の如く、端子１４Ｒ
および１４Ｒ′で規定される矩形の枠内のいずれか、好
ましくはそのほぼ中心部にテストランド１７Ｈの配置を
設定する（設定タイプｃ）。
示すようであるが、第２Ｂ図のテストランド１７Ｑおよ
び１７Ｑ’のいずれもが部品に重なり、１７Ｑも１７Ｑ
′も設定できないときは、第２ｃ図の如く、端子１４Ｒ
および１４Ｒ′で規定される矩形の枠内のいずれか、好
ましくはそのほぼ中心部にテストランド１７Ｈの配置を
設定する（設定タイプｃ）。
もし、その中心部においてたまたま部品に重なることが
あれば、そこかられずかに遠去かった位置で、かつ部品
に重ならないところをサーチし、最終的なテストランド
１７Ｒ′の配置を設定する。
あれば、そこかられずかに遠去かった位置で、かつ部品
に重ならないところをサーチし、最終的なテストランド
１７Ｒ′の配置を設定する。
なお、プリント板上は例えば２．５４ａｍの格子ピッチ
でマトリクス状に区画されており、この設定格子に沿っ
て配線やテストランド、端子が配置される。前述した、
水平とが垂直とが対角線は、このマトリクスを目盛とし
たときの表現である。
でマトリクス状に区画されており、この設定格子に沿っ
て配線やテストランド、端子が配置される。前述した、
水平とが垂直とが対角線は、このマトリクスを目盛とし
たときの表現である。
さらに、また、一般に高密度配線の目的でいわゆるＸＹ
分離配線層（Ｘ方向配線専用層とＸ方向配線専用層）か
らなる多層構造が併用されることが多いから、全ての配
線のルートは必ずＸ方向および／またはＸ方向に沿って
設定され、例えば第２Ｃ図のテストランド１７Ｒを挟ん
で端子１４Ｒおよび１４Ｒ′間に配線を施す場合でも、
その対角線（１４Ｒ−１４Ｒ’ ）に沿って配線される
ことはない。
分離配線層（Ｘ方向配線専用層とＸ方向配線専用層）か
らなる多層構造が併用されることが多いから、全ての配
線のルートは必ずＸ方向および／またはＸ方向に沿って
設定され、例えば第２Ｃ図のテストランド１７Ｒを挟ん
で端子１４Ｒおよび１４Ｒ′間に配線を施す場合でも、
その対角線（１４Ｒ−１４Ｒ’ ）に沿って配線される
ことはない。
必ずＸおよびＸ方向に沿って段階状のルートで配線がな
される。
される。
第３Ａおよび３Ｂ図はテストランドの配置位置を設定す
る一例を示す流れ図であり、第１Ａおよび１８図のステ
ップｂ、ステップＣおよびステップｄを具体化して示す
ものである。なお、第３Ｂ図中のステップｄは、第３Ａ
図中のステップｄを詳細に分解して示すものである。第
３Ａ図中のファイル２１および３１は、それぞれ第１Ａ
図中のファイル２１および第１Ｂ図中のファイル３１と
同じである。
る一例を示す流れ図であり、第１Ａおよび１８図のステ
ップｂ、ステップＣおよびステップｄを具体化して示す
ものである。なお、第３Ｂ図中のステップｄは、第３Ａ
図中のステップｄを詳細に分解して示すものである。第
３Ａ図中のファイル２１および３１は、それぞれ第１Ａ
図中のファイル２１および第１Ｂ図中のファイル３１と
同じである。
■まずファイル２１内の接続情報中の各配線を順次人力
する（第３Ａ図のステップａ）、つまりプログラムの読
み込みである。ここに配線とは各端子と端子の間の配線
をいう。
する（第３Ａ図のステップａ）、つまりプログラムの読
み込みである。ここに配線とは各端子と端子の間の配線
をいう。
■全ての配線の抽出が完了するまでプログラムの読み込
みを続ける（ステップｂ）。
みを続ける（ステップｂ）。
■ 各配線の各接続ポイントの端子形態を判定する（ス
テップＣ）、つまり各配線が接続される端子がＳＭＤ形
部品１２の端子１４か、ＤＩＰ形部品１１の端子１３か
を調べる。
テップＣ）、つまり各配線が接続される端子がＳＭＤ形
部品１２の端子１４か、ＤＩＰ形部品１１の端子１３か
を調べる。
■各ＳＭＤ端子１４の配置位置により、テストランド位
置を決定する（ステップｄ）。
置を決定する（ステップｄ）。
■決定されたテストランド１７の配置位置Ｔ。
Ｔｔ等をファイル３１（第３Ａ図）内に登録する（第３
Ｂ図のステップｅ）。
Ｂ図のステップｅ）。
■各配線、例えば端子Ａと端子Ｂ（第１Ａ図のファイル
２１中のＡ、Ｂ等参照）を結ぶ配線１９の接続情報に対
し、上記■のテストランド情報（ＴＩ、Ｔりを組み入れ
る（ステップｆ）、以下、同様に、Ｆ−Ｃ，等に対して
も組み入れを行う。
２１中のＡ、Ｂ等参照）を結ぶ配線１９の接続情報に対
し、上記■のテストランド情報（ＴＩ、Ｔりを組み入れ
る（ステップｆ）、以下、同様に、Ｆ−Ｃ，等に対して
も組み入れを行う。
次に第３Ｂ図のステップｄを説明する。各配線の両端の
端子が共にＳＭＤ形部品１２の端子１４であると、 ■まずテストランドの設定タイプが設定タイプＡ（第２
Ａ図）か、設定タイプＢ（第２Ｂ図）かを判定する（ス
テップ“イ”）。
端子が共にＳＭＤ形部品１２の端子１４であると、 ■まずテストランドの設定タイプが設定タイプＡ（第２
Ａ図）か、設定タイプＢ（第２Ｂ図）かを判定する（ス
テップ“イ”）。
■タイプＡかタイプＢかで、処理のルートを選定する（
ステップ“口′″）。
ステップ“口′″）。
■まず設定タイプＡであると、その処理を開始する（ス
テップ“ハ”）。
テップ“ハ”）。
０両テストランド１４Ｐおよび１４Ｐ’ （第２Ａ図
）の中間にテストランド１７Ｐの配置が設定可能かチエ
ツクする（ステップ“二”）、可能ならば（Ｙ［！Ｓ）
、既述のステップｅへ進む。
）の中間にテストランド１７Ｐの配置が設定可能かチエ
ツクする（ステップ“二”）、可能ならば（Ｙ［！Ｓ）
、既述のステップｅへ進む。
■ステップ“二”で可能でないならば（Ｎｏ）、つまり
テストランド１７Ｐが部品と重なるような場合はステッ
プ“ホ”へ進む。
テストランド１７Ｐが部品と重なるような場合はステッ
プ“ホ”へ進む。
■ステップ“口”の結果、設定タイプＢと分かれば、ス
テップ“へ”およびステップ“ビ、さらにはステップ“
ホ”又はステップｅへ進むことは、上記の■および■と
同じである。
テップ“へ”およびステップ“ビ、さらにはステップ“
ホ”又はステップｅへ進むことは、上記の■および■と
同じである。
■ステップ“ボ゛は設定タイプＣ（第２Ｃ図）の処理で
あり、テストランド１７Ｈの配置を設定する。これが設
定不可ならさらにサーチして例えばテストランド１７Ｒ
” （第２Ｃ図）の配置を設定する。
あり、テストランド１７Ｈの配置を設定する。これが設
定不可ならさらにサーチして例えばテストランド１７Ｒ
” （第２Ｃ図）の配置を設定する。
第４Ａおよび４Ｂ図は第３Ａおよび３Ｂ図の工程の一部
を詳しく示す流れ図である。設定タイプＡの処理では、
テストランド１７Ｐの配置を、Ｘ座標（Ｘ、、Ｘ、）と
Ｙ座標（Ｙ、、Ｙ、）の各中点に設定する。
を詳しく示す流れ図である。設定タイプＡの処理では、
テストランド１７Ｐの配置を、Ｘ座標（Ｘ、、Ｘ、）と
Ｙ座標（Ｙ、、Ｙ、）の各中点に設定する。
設定タイプＢの処理では、テストランド１７Ｑまたは１
７Ｑ′の配置を、矩形の隅■または■に設定する。
７Ｑ′の配置を、矩形の隅■または■に設定する。
設定タイプＣの処理では、テストランドの配置を、第４
Ｂ図の■にまず設定し、■が不適当ならば４つの■のう
ちの適当な１つに設定し、それでも不適当ならば４つの
■のうちの適当な１つに設定し、さらに不可であれば、
４つの■のうちの１つへと順次サーチをかける。初めて
候補に上が。
Ｂ図の■にまず設定し、■が不適当ならば４つの■のう
ちの適当な１つに設定し、それでも不適当ならば４つの
■のうちの適当な１つに設定し、さらに不可であれば、
４つの■のうちの１つへと順次サーチをかける。初めて
候補に上が。
たものが、テストランドとして決まる。
以上説明したように本発明によれば、従来のように人手
による作業を排除し、また設定不能という事態に至るこ
となく、効率良くテストランドの挿入が可能な自動配線
方法が実現される。
による作業を排除し、また設定不能という事態に至るこ
となく、効率良くテストランドの挿入が可能な自動配線
方法が実現される。
第１Ａおよび１８図は本発明に係る自動配線方法の基本
的な流れを示す模式図、 第２Ａ図はテストランド位置設定の種別のうちの設定タ
イプＡを示す図、 第２Ｂ図はテストランド位置設定の種別のうちの設定タ
イプＢを示す図、 第２Ｃ図はテストランド位置設定の種別のうちの設定タ
イプＣを示す図、 第３Ａおよび３Ｂ図はテストランドの配置位置を設定す
る一例を示す流れ図、 第４Ａおよび４Ｂ図は第３Ａおよび３Ｂ図の工程の一部
を詳しく示す流れ図、 第５図はＤＩＰ形部品の断面図、 第６Ａおよび６Ｂ図はＳＭＤ形部品の断面図、第７図は
テストランドを示す平面図、 第８図は従来のプリント板自動配線方法を模式％式％ １５・・・プリント板、 １６・・・テストプロー
ブ、１７・・・テストランド、 １９・・・配線、２
１・・・回路情報ファイル、 ３１・・・修正回路情報ファイル。
的な流れを示す模式図、 第２Ａ図はテストランド位置設定の種別のうちの設定タ
イプＡを示す図、 第２Ｂ図はテストランド位置設定の種別のうちの設定タ
イプＢを示す図、 第２Ｃ図はテストランド位置設定の種別のうちの設定タ
イプＣを示す図、 第３Ａおよび３Ｂ図はテストランドの配置位置を設定す
る一例を示す流れ図、 第４Ａおよび４Ｂ図は第３Ａおよび３Ｂ図の工程の一部
を詳しく示す流れ図、 第５図はＤＩＰ形部品の断面図、 第６Ａおよび６Ｂ図はＳＭＤ形部品の断面図、第７図は
テストランドを示す平面図、 第８図は従来のプリント板自動配線方法を模式％式％ １５・・・プリント板、 １６・・・テストプロー
ブ、１７・・・テストランド、 １９・・・配線、２
１・・・回路情報ファイル、 ３１・・・修正回路情報ファイル。
Claims (1)
- １． 表側面上に少なくともＳＭＤ（ＳｕｒｆａｃｅＭ
ｏｕｎｔｉｎｇＤｅｖｉｃｅ）形部品（１２）を搭載し
たプリント板（１５）の裏側面よりテストプローブ（１
６）を当てて回路試験を行うためのテストランド（１７
）が、該プリント板（１５）上の配線（１９）に沿って
、前記裏側面に配置されるプリント板（１５）における
自動配線方法において、 前記プリント板（１５）上に搭載すべき部品群（１１，
１２）の部品情報および該部品群（１１，１２）の各々
が有する端子群（１３，１４）間を結ぶ配線の接続情報
を格納する回路情報ファイル（２１）内の回路情報を読
み取って該部品群（１１，１２）の配置を設定する第１
工程と、 前記回路情報を読み取って前記ＳＭＤ形部品（１２）の
端子群（１４）の情報を抽出し、さらにその中から前記
テストランド（１７）を中間に介在させるべき端子対を
全て選択する第２工程と、各前記端子対について、対を
なす２つの端子相互間でかつ前記部品（１１，１２）と
重ならない位置に前記テストランド（１７）の配置を設
定する第３工程と、 前記接続情報をもとに各配線ルートを設定する際に、各
前記端子対間の接続情報については、さらに前記第３工
程で設定された前記テストランドの配置位置を組み入れ
て配線ルートを決定する第４工程とからなることを特徴
とする自動配線方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1066009A JPH02245830A (ja) | 1989-03-20 | 1989-03-20 | プリント基板の自動配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1066009A JPH02245830A (ja) | 1989-03-20 | 1989-03-20 | プリント基板の自動配線方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02245830A true JPH02245830A (ja) | 1990-10-01 |
Family
ID=13303518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1066009A Pending JPH02245830A (ja) | 1989-03-20 | 1989-03-20 | プリント基板の自動配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02245830A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61102090A (ja) * | 1984-10-25 | 1986-05-20 | 富士通株式会社 | プリント板の配線方式 |
| JPS63274884A (ja) * | 1987-05-06 | 1988-11-11 | Nec Corp | 配線パタ−ン生成装置 |
-
1989
- 1989-03-20 JP JP1066009A patent/JPH02245830A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61102090A (ja) * | 1984-10-25 | 1986-05-20 | 富士通株式会社 | プリント板の配線方式 |
| JPS63274884A (ja) * | 1987-05-06 | 1988-11-11 | Nec Corp | 配線パタ−ン生成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6255602B1 (en) | Multiple layer electrical interface | |
| US7343577B2 (en) | Area array routing masks for improved escape of devices on PCB | |
| JPH055772A (ja) | プリント回路板試験システム | |
| JPH02245830A (ja) | プリント基板の自動配線方法 | |
| US4734980A (en) | Printed circuit board wiring method | |
| JPH02236779A (ja) | スキャンパス接続方式 | |
| JPH11143917A (ja) | プリント基板検査装置および方法 | |
| US20050075820A1 (en) | Method for checking test points of printed circuit board layout text data before plotting the printed circuit board layout map | |
| JPH0245881A (ja) | プリント基板の配線方法 | |
| CN114004193B (zh) | 一种pcb上锡风险的标识方法及相关装置 | |
| JPS6171691A (ja) | 分割用プリント基板の分割溝配設もれ検出方法 | |
| US6639396B2 (en) | Detecting structure formed on a PCB to detect unavailability of the lines | |
| CN117979579A (zh) | 元器件封装建立方法、装置、电路板及显示面板 | |
| JP2593202B2 (ja) | 多層プリント配線板自動設計装置の自動配線処理装置 | |
| JPS6268212A (ja) | 多層プリント基板の孔明け方法 | |
| JP3466289B2 (ja) | 半導体装置 | |
| JP2592699B2 (ja) | プリント板実装設計装置 | |
| JPH05346455A (ja) | インサーキットテスタ治具 | |
| JPH05258014A (ja) | 多層プリント配線板設計ｃａｄ装置 | |
| JPH05258013A (ja) | プリント配線板の画面表示設計方法 | |
| JPH03283599A (ja) | セラミック多層基板の導通検査方法 | |
| JPH0234185B2 (ja) | ||
| JPH0346347A (ja) | ウエハ集積回路装置 | |
| JPS63239963A (ja) | 配線径路決定方法 | |
| JPH07296027A (ja) | プリント基板の自動束配線ルート決定方法 |