JPH0245828A - データ比較方法及びその装置 - Google Patents

データ比較方法及びその装置

Info

Publication number
JPH0245828A
JPH0245828A JP19599888A JP19599888A JPH0245828A JP H0245828 A JPH0245828 A JP H0245828A JP 19599888 A JP19599888 A JP 19599888A JP 19599888 A JP19599888 A JP 19599888A JP H0245828 A JPH0245828 A JP H0245828A
Authority
JP
Japan
Prior art keywords
data
comparison
memory area
reference data
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19599888A
Other languages
English (en)
Inventor
Toshihiko Tominaga
富範永 俊彦
Norihiko Sugimoto
杉本 則彦
Shunji Inada
俊司 稲田
Yasushi Nakamura
靖 中村
Shigeo Kuboki
茂雄 久保木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Industry and Control Solutions Co Ltd
Original Assignee
Hitachi Engineering Co Ltd Ibaraki
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Engineering Co Ltd Ibaraki, Hitachi Ltd filed Critical Hitachi Engineering Co Ltd Ibaraki
Priority to JP19599888A priority Critical patent/JPH0245828A/ja
Publication of JPH0245828A publication Critical patent/JPH0245828A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Storage Device Security (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理装置におけるデータ比較装置に係り
、特に、バス上の比較データと基準データとの比較処理
に好適なデータ比較方法及びその装置に関する。
〔従来の技術〕
従来の技術を第7図に示す。バス36上の比較データを
単位量ごとに、周期的に、基準データと比較するデータ
比較装置25において、例えば。
該データ比較装置25を含めたシステムの立ち上げ時、
又は、平常運転中に、ホスト等の情報処理部31から出
力された所定の信号が書き込み回路27でデコードされ
た書き込み信号により、複数グループの該基準データが
該情報処理部31がら出力され、データバス33、デー
タ切換部28、双方向データバス34を介して、基準デ
ータ設定部26の所定のメモリ領域に、グループ内の単
位量データごとに、順次書き込まれる。上記と逆のシス
テム状態、すなわち、平常運転中又は、システム立ち上
げ時、該データ切換部28では、該情報処理部31のデ
ータバス33が開放され、該双方向データバス34は、
該データ比較装置25の内部データバス35に切換えら
れる。この結果、該データ比較装置25は、該情報処理
部31のシステム内処理と無関係になる。この期間、該
比較データ確定時にインクリメントされるカウンタA3
7のカウント値と、該比較データ確定期間に該基準デー
タが読み出されるタイミングでインクリメントされるカ
ウンタB38のカラントイ直と、システムより初期に設
定される比較データ判定モードが読み出し回路29にお
いてデコードされ、読み出し信号として出力される。該
読み出し信号により、該基準データが、該基準データ設
定部26の所定のメモリ領域から、任意に読み出され、
比較回路30へ出力され、該比較データと比較される。
比較された結果が、不一致の場合は、不一致信号が該比
較回路30より該読み出し回路29へ入力され、他の基
準データを選定する読み出し信号が生成される。該読み
出し信号により、該基準データ設定部26の所定のメモ
リ領域から、上記と別の基準データが読み出され、該カ
ウンタB3gがインクリメントされ、該比較データと比
較される6基準データの読み出しは、該比較データの確
定期間に、連続して、複数回繰り返される可能性がある
。尚、該書き込み回路27より、該比較回路30へ入力
される比較許可信号は、該情報処理部31より、該基準
データ設定部26へ、複数グループの該基準データが書
き込まれた後、アクティブとなる信号で、該比較許可信
号がアクティブのとき、該比較データと該基準データの
比較結果が有効となる。該比較結果が一致した場合、該
比較データは、バッファ32に取り込まれる。
ここで、該基準データ設定部26のメモリ領域は、共通
のデータ人出口を有し、書き込み及び読み出しを別々に
アクセス可能なメモリセル、例えば、ランダムアクセス
メモリセルで構成されており、nグループ(n:正の整
数)の該基準データが設定されており、1グループの該
基準データは、m個(m:正の整数)の単位量、例えば
、16ビツトで構成されている。
尚、この種の装置として関連するものには、例えば、特
開昭61−278238号が挙げられる。
〔発明が解決しようとする課題〕
上記従来技術は、例えば、システムがオンライン状態で
、基準データの設定変更が生じた場合、−度オンライン
状態に戻してから、書き込みを行わねばならない。この
場合、バス上の比較データが、例えば、通信システムに
おける伝送媒体上の伝送データであるときは、システム
をオフライン状態にすることにより、該伝送データの取
りこぼしが発生する。また、伝送データの確定期間に、
種々の基準データを複数回読み出して比較するので、比
較処理の高速化が困難である。
本発明の目的は、システムがオンライン状態にあっても
、所定のメモリ領域の基準データを任意に書き込みでき
る手段を提供することである。
本発明の他の目的は、最適な基準データを効率よく読み
出す手段を提供することである。
本発明の他の目的は、比較データと基準データとの比較
判定制御を簡単化して、効率的な比較処理の手段を提供
することである。
〔課題を解決するための手段〕
本発明は、第1図に示すように、複数グループの基準デ
ータを格納するメモリ領域を、データの入口及び出口を
別々に有し、それぞれ独立にデータの書き込み及び読み
出しのアクセスが可能である回路を有するメモリセル、
例えば、2ポートランダムアクセスメモリセルで実現す
る。また本発明では、第2図に示すように、比較データ
の有する情報をフラグとして保持し、該フラグを利用し
て、所定の該メモリ領域から該基準データを読み出す。
また、本発明では、第3図に示すように、途中の比較デ
ータと基準データとの比較結果が保持されたフラグと、
最終の比較データと基準データとの比較結果が保持され
たフラグと、該比較データの有する情報が保持されたフ
ラグと、システムより初期に設定される比較データ判定
モードを用いて、単位グループの最終の比較データ確定
期間に、該単位グループを構成している連続した比較デ
ータの判定を行なう。
〔作用〕
複数グループの基準データを格納するメモリ領域は、デ
ータの入出力が別系統のバスを有し、書き込みと読み出
しが別々にアクセス可能であるので、読み出し信号で基
準データの読み出しを実行中、書き込み信号で基準デー
タの書き込みが可能である。すなわち、伝送媒体上の伝
送データを、メモリ領域から読み出された基準データと
比較処理中であっても、所定の書き込み信号により、裁
準データの書き込みが可能であるため、該伝送データの
取りこぼしが生じない。
また、該メモリ領域から該基準データの読み出しは、該
伝送データの有する情報が保持されたフラグと、該伝送
データ確定時インクリメントされるカウンタのカウント
値により可能であるので、最適な基準データを1つ、所
定のメモリ領域から読み出すことができる。
また、該伝送データを該基準デニタと比較する比較回路
では、途中の伝送データと基準データとの比較結果が保
持されたフラグと、最終の比較データと基準データとの
比較結果が保持されたフラグと、該伝送データの有する
情報が保持されたフラグと、比較データ判定モードを、
単位グループの最終の比較データ確定期間の同時刻に判
定することにより、比較判定制御が簡単化される。
〔実施例〕
以下、本発明の一実施例を第6図により説明する。情報
処理装置は、情報処理部16、データ比較装置11、バ
ッファ17より構成される。該データ比較装置11は、
基準データ設定部12、書き込み回路13、読み出し回
路14、比較回路15、カウンタ21、フラグ22より
構成される。
該基準データ設定部12は、データの入目及び出口を別
々に有し、それぞれ独立にデータの書き込み及び読み出
しのアクセスが可能である回路を有するメモリセル、例
えば、複数ワードを有する2ポートランダムアクセスメ
モリセル、又はフリップフロップセルにより構成される
バス20上の比較データを単位量、例えば、16ビツト
ごとに、同期的に、基準データ16ビツトと比較する該
データ比較装置11において、該基準データは、該情報
処理部16からの専有データバス18を介して、該情報
処理部16からの書き込み指示を受けた書き込み回路1
3の出力である書き込み信号により、該基準データ設定
部12の所定のメモリ領域へ書き込まれる。また、該基
準データ設定部12の所定のメモリ領域から。
該比較回路15への専有データバス19を介して。
該比較データ確定時インクリメントされるカウンタ21
のカランlへ値と、該比較データの有する情報が保持さ
れたフラグ22の値によりデコードされた読み出し信号
により、該基準データが読み出され、該比較回路15へ
出力され、該比較データと比較される。該比較結果は、
該フラグ22の値及び比較データ判定モードに基づいて
、バス20上の該比較データは、バッファ17へ取り込
まれる。
該書き込み回路13の出力である書き込み信号Wl、W
2.・・・wn(n:正の整数)及び、該読み出し回路
14の出力である読み出し信号rl、 rZ。
・・rn(n:正の整数)は、それぞれ、該基準データ
設定部12の所定のメモリ領域内の基準データ1.基準
データ2.・・・基準データn(n:正の整数)に対応
し、該情報処理部16から書き込み指示があった場合は
、該書き込み回路13の出力である書き込み信号wt(
i:1≦i≦nの整数)がアクティブとなり、基準デー
タiが設定される。
同様に、該読み出し回路14の出力である読み出し信号
rj(j:l≦j≦nの整数)がアクティブの時、基準
データjが読み出され、該比較回路15へ出力される。
該書き込み回路13と該読み出し回路14は互いに独立
しており、相互に干渉することはない。
以上により、本実施例によれば、従来の技術と比べ、フ
ラグが追加となるが、データ切換部及びカウンタが不要
となり、また、比較許可信号も不要となるため、データ
比較装置の構成が簡単化され、小型化に寄与できる。さ
らに、運用上、動的な基準データの書き込みが可能とな
ることにより。
機能拡張に対応できる。また、最適な基準データの読み
出しが可能となり、連続した比較データの判定制御が容
易になる。
尚、シリアルデータについても、シリアル・パラレルデ
ータ変換したのち、本発明を適用でき、同様の効果を上
げることができる。
通信システムにおける使用方法を第5図に示す。
バス上の比較データである伝送媒体上の受信フレームを
基準データである自己アドレスデータと比較する受信フ
レームの宛先アドレスフィールド比較方法、受信フレー
ムの発信元アドレスフィールド比較方法、及び受信フレ
ームのルーティングインフォメーションフィールド比較
方法についても、同様の効果を上げることができる。
〔発明の効果〕
以上の説明から明らかなように、本発明によれば、情報
処理装置等のデータ比較方法において、動的な基準デー
タの書き換えが可能となり、情報伝達の効率を上げる効
果がある。また1本発明によれば、最適な基準データの
読み出しが可能となり、また、連続した比較データの比
較判定制御が容易となるので、比較処理の効率を上げる
効果がある。
【図面の簡単な説明】
第1図〜第6図は本発明の実施例を示す図、第7図は従
来の実施例を示す図である。 1・・・メモリ領域、2,22・・・フラグ、3,4,
6゜14.29・・・読み出し回路、5,9,15.3
0・・・比較回路、11.25・・・データ比較装置、
12゜26・・・基準データ設定部。 第1図 第4図 (cLン (bン デ°−タ北違交 第5図 〒ニア辻尊ダ。

Claims (1)

  1. 【特許請求の範囲】 1、データ比較でバス上の比較データを判定する基準デ
    ータ複数グループを格納するメモリ領域を有し、所定の
    該メモリ領域に、該基準データを書き込み、書き込まれ
    た該基準データを所定の該メモリ領域から読み出して、
    該比較データを、該基準データと比較するデータ比較に
    おいて、該メモリ領域が、データの入口及び出口を別々
    に有し、それぞれ独立にデータの書き込み及び読み出し
    のアクセスが可能である回路を有するメモリセル複数個
    で構成されることを特徴とするデータ比較装置。 2、データ比較、バス上の比較データを判定する基準デ
    ータ複数グループを格納するメモリ領域を有し、所定の
    該メモリ領域に、該基準データを書き込み、書き込まれ
    た該基準データを所定の該メモリ領域から読み出して、
    該比較データを、該基準データと比較するデータ比較に
    おいて、該メモリ領域が、データの書き込み及び読み出
    しのアクセス動作が同時に可能で、かつ、それぞれ別系
    統でデータの入出力処理が可能であるメモリセル複数個
    で構成されることを特徴とするデータ比較装置。 3、バス上での比較データが有する情報をフラグとして
    保持し、保持された該フラグと、該比較データ確定時イ
    ンクリメントされるカウンタのカウント値により、所定
    のメモリ領域から基準データを読み出すことを特徴とす
    る第1項記載のデータ比較方法。 4、バス上の比較データが、単位グループを構成してい
    る要素であり、比較データと基準データとの比較結果を
    、該比較データ確定のタイミングと同一のタイミングで
    、順次、フラグとして保持し、保持された該フラグと、
    該単位グループ内の最終の比較データと基準データとの
    比較結果が保持されたフラグと、該比較データの有する
    情報が保持されたフラグと、システムより初期に設定さ
    れる比較データ判定モードにより、該単位グループの判
    定を行なう比較回路を有することを特徴とする第1項記
    載のデータ比較装置。 5、データ比較システムでバス上の比較データを判定す
    る基準データ複数グループを格納するメモリ領域が含ま
    れる基準データ設定部と、該基準データ設定部内の所定
    の該メモリ領域に該基準データの書き込みを指示する書
    き込み回路と、該基準データ設定部内の所定の該メモリ
    領域から該基準データの読み出しを指示する読み出し回
    路と、該比較データを該基準データと比較する比較回路
    より成り、データの入口及び出口を別々に有し、それぞ
    れ独立にデータの書き込み及び読み出しのアクセスが可
    能である回路を有するメモリセル複数個で構成された該
    メモリ領域が含まれる該基準データ設定部を有し、該基
    準データ設定部への書き込み及び該基準データ設定部か
    らの読み出しを制御することを特徴とするデータ比較装
    置。 6、データ比較におけるメモリ領域の構成であつて、デ
    ータの入口及び出口を別々に有し、それぞれ独立にデー
    タの書き込み及び読み出しのアクセスが可能である回路
    を有するメモリセルを、2ポートランダムアクセスメモ
    リセルとすることを特徴とするデータ比較におけるメモ
    リ領域の構成。 7、データ比較におけるメモリ領域の構成であつて、デ
    ータの入口及び出口を別々に有し、それぞれ独立にデー
    タの書き込み及び読み出しのアクセスが可能である回路
    を有するメモリセルを、フリップフロップセルとするこ
    とを特徴とするデータ比較におけるメモリ領域の構成。 8、通信システムの伝送媒体に接続された局における該
    伝送媒体上の受信フレームの比較であつて、該受信フレ
    ーム内宛先アドレスフィールドを判定する自己アドレス
    データを格納するメモリ領域が含まれる自己アドレスデ
    ータ設定部と、該自己アドレスデータ設定部内の所定の
    該メモリ領域に該自己アドレスデータの書き込みを指示
    する書き込み回路と、該自己アドレスデータ設定部内の
    所定の該メモリ領域から該自己アドレスデータの読み出
    しを指示する読み出し回路と、該受信フレーム内該宛先
    アドレスフィールドを該自己アドレスデータと比較する
    比較回路を有し、該自己アドレスデータ設定部の該メモ
    リ領域が、データの入口及び出口を別々に有し、それぞ
    れ独立にデータの書き込み及び読み出しのアクセスが可
    能である回路を有するメモリセルで構成されていること
    を特徴とする通信システムにおける受信フレームの宛先
    アドレスフィールド比較装置。 9、請求の範囲第8項の比較装置に使用することを特徴
    とする発信元アドレスフィールドの比較方法。 10、請求の範囲第8項の比較装置に使用することを特
    徴とする通信システムにおける受信フレームのルーテイ
    ングインフオメーシヨンフイールドの比較方法。
JP19599888A 1988-08-08 1988-08-08 データ比較方法及びその装置 Pending JPH0245828A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19599888A JPH0245828A (ja) 1988-08-08 1988-08-08 データ比較方法及びその装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19599888A JPH0245828A (ja) 1988-08-08 1988-08-08 データ比較方法及びその装置

Publications (1)

Publication Number Publication Date
JPH0245828A true JPH0245828A (ja) 1990-02-15

Family

ID=16350521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19599888A Pending JPH0245828A (ja) 1988-08-08 1988-08-08 データ比較方法及びその装置

Country Status (1)

Country Link
JP (1) JPH0245828A (ja)

Similar Documents

Publication Publication Date Title
KR100244354B1 (ko) 디지털통신 단말기 및 전력보존방법
JPH0245828A (ja) データ比較方法及びその装置
JPH10262272A (ja) 時分割多重化通信媒体の簡単なインターフェース
US6014333A (en) Semiconductive memory device capable of carrying out a write-in operation at a high speed
JPH04360425A (ja) 半導体記憶装置
SU1179351A1 (ru) Устройство дл сопр жени электронно-вычислительной машины с периферийными устройствами
JPH06103026A (ja) メモリシステム
JP2914289B2 (ja) 時分割スイッチの制御方式
JP2953169B2 (ja) データ処理装置
JP2590695B2 (ja) 時分割スイッチ回路
JP3063945B2 (ja) 時分割スイッチ制御方式
JPS61216002A (ja) プロセス制御装置
SU849193A1 (ru) Устройство дл обмена информацией
JP3608216B2 (ja) 情報信号送受装置、情報信号送受方法及び情報信号送受システム
JPH01183757A (ja) コンピュータシステムのバス拡張装置
JP2961733B2 (ja) 画像メモリ装置
JP3343460B2 (ja) Hdlcフレーム処理装置
JPH0336359B2 (ja)
JPH0553923A (ja) 主記憶装置制御回路
JPH02105388A (ja) 画像用メモリ
JPH04273361A (ja) 伝送路制御装置
JPH05227173A (ja) 多重処理方式
JPH0250721A (ja) ダブルバッファ回路
JPH08335190A (ja) メモリカード制御装置
JPS5957321A (ja) Dmaアクセス制御方式