JPH0246014A - Non-linear amplifier circuit and non-linear emphasis/ deemphasis circuit using the same - Google Patents

Non-linear amplifier circuit and non-linear emphasis/ deemphasis circuit using the same

Info

Publication number
JPH0246014A
JPH0246014A JP63196140A JP19614088A JPH0246014A JP H0246014 A JPH0246014 A JP H0246014A JP 63196140 A JP63196140 A JP 63196140A JP 19614088 A JP19614088 A JP 19614088A JP H0246014 A JPH0246014 A JP H0246014A
Authority
JP
Japan
Prior art keywords
amplifier
nonlinear
circuit
low
logarithmic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63196140A
Other languages
Japanese (ja)
Other versions
JP2937328B2 (en
Inventor
Kazuharu Niimura
新村 一治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP19614088A priority Critical patent/JP2937328B2/en
Priority to US07/388,640 priority patent/US5126846A/en
Priority to DE68922542T priority patent/DE68922542T2/en
Priority to EP89307942A priority patent/EP0354734B1/en
Priority to KR1019890011281A priority patent/KR100219759B1/en
Publication of JPH0246014A publication Critical patent/JPH0246014A/en
Application granted granted Critical
Publication of JP2937328B2 publication Critical patent/JP2937328B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Abstract] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、非線形増幅回路及びそれを用いた非線形エ
ンファシス・ディエンファシス回路に関する。
Detailed Description of the Invention [Object of the Invention] (Industrial Application Field) The present invention relates to a nonlinear amplifier circuit and a nonlinear emphasis/deemphasis circuit using the same.

(従来の技術) 一般に、VTR(ビデオテープレコーダ)やビデオディ
スクにおいては、映像信号をFM変調して記録している
。FM変調された信号を記録・再生して復調した場合、
FM復調後のノイズ分布は周波数が高くなるほど増加す
る。この三角ノイズを抑圧してS/Nを改善する方法と
して、エンファシス・ディエンファシスが用いられる。
(Prior Art) Generally, in a VTR (video tape recorder) or a video disc, a video signal is FM modulated and recorded. When recording, reproducing and demodulating an FM modulated signal,
The noise distribution after FM demodulation increases as the frequency increases. Emphasis/de-emphasis is used as a method for suppressing this triangular noise and improving the S/N ratio.

これはエンファシス回路によって映像信号の高域成分を
強調(エンファシス)してFM変調を行ない、復調時に
エンファシス特性と逆の特性を持つディエンファシス回
路により高域成分を抑圧するものである。
This uses an emphasis circuit to emphasize (emphasis) the high-frequency components of a video signal and performs FM modulation, and during demodulation, a de-emphasis circuit with characteristics opposite to the emphasis characteristics suppresses the high-frequency components.

エンファシス特性はFM波の伝送帯域により制限され、
S/Nをエンファシス量を大きくし過ぎると映像信号の
白ピークが黒レベルに落込む、いわゆる反転現象が生じ
る。この反転現象を避け、S/Nを更に改善する方法と
して非線形エンファシスが考案されている。この非線形
エンファシスは映像信号振幅が大振幅の時にはエンファ
シス量を小さく、小振幅の時にはエンファシス量を大き
くする方法であり、例えば文献: NationalT
echnical Report Vol、25 No
、I Peb、1979 ’4時間記録VH8方式VT
Rの信号処理”に記載されている。この文献に記載され
た非線形エンファシス回路は第15図に示すように、抵
抗R11,R12とコンデンサC1l、  C12に非
線形素子としてのダイオードD 11. D 12を組
合わせたものである。抵抗R11,R12、コンデンサ
C11,C12の値を同じ記号で表わし、またダイオー
ドDll、 D12の抵抗値をR13とし、さらにR1
1−C11−Rl2− CI2に設定すると、伝達関数
Gl(S)は次式で表わされる。
Emphasis characteristics are limited by the transmission band of FM waves,
If the S/N emphasis amount is too large, a so-called inversion phenomenon occurs in which the white peak of the video signal drops to the black level. Nonlinear emphasis has been devised as a method to avoid this inversion phenomenon and further improve the S/N ratio. This nonlinear emphasis is a method that reduces the amount of emphasis when the video signal amplitude is large, and increases the amount of emphasis when the amplitude is small. For example, literature: National T
electrical report Vol. 25 No.
, I Peb, 1979 '4 hour recording VH8 system VT
15, the nonlinear emphasis circuit described in this document includes resistors R11 and R12, capacitors C1l and C12, and diodes D11 and D12 as nonlinear elements. The values of resistors R11 and R12 and capacitors C11 and C12 are expressed by the same symbol, and the resistance value of diodes Dll and D12 is expressed as R13, and further R1
1-C11-Rl2-CI2, the transfer function Gl(S) is expressed by the following equation.

ここで、入力信号振幅が大きい場合はダイオードDll
、  D12が導通することにより、G 1(s)= 
R12/ (R11+ R12)    −■となる。
Here, if the input signal amplitude is large, the diode Dll
, D12 becomes conductive, so that G 1(s)=
R12/(R11+R12) -■.

また、入力信号振幅が小さい場合は、低周波領域では 1! i ta Gl(s)= R12/ (R11+
 R12) −■S→0 となり、高周波領域では I i ts Gl(s)−1−■ S呻国 これら■〜■の場合の周波数特性を第16図に示す。
Also, when the input signal amplitude is small, 1! in the low frequency region! i ta Gl(s)= R12/ (R11+
R12) -■S→0, and in the high frequency region, I its Gl(s)-1-■S.The frequency characteristics in these cases of (1) to (2) are shown in FIG.

一方、第15図の非線形エンファシス回路と逆特性の非
線形ディエンファシス回路は、第17図に示すように第
15図の非線形エンファシス回路を利得Aの十分大きい
増幅器の負帰還ループに挿入することによって実現され
る。この非線形ディエンファシス回路の伝達関数02(
s)はG 2(s)= A /  (1+ G 1(s
)1となり、Aを十分大きくすれば G 2(s)+ 1 / G 1(s)となる。
On the other hand, a nonlinear de-emphasis circuit with characteristics opposite to the nonlinear emphasis circuit in FIG. 15 can be realized by inserting the nonlinear emphasis circuit in FIG. 15 into the negative feedback loop of an amplifier with a sufficiently large gain A, as shown in FIG. 17. be done. Transfer function 02 (
s) is G2(s)=A/(1+G1(s
)1, and if A is made sufficiently large, it becomes G 2 (s) + 1 / G 1 (s).

しかしながら、第15図に示したような非線形エンファ
シス回路では、入力信号が微小レベルの領域(例えば−
28dB以上)まで非線形エンファシス特性を得るため
には、微小レベル領域においてもダイオードの非線形領
域を利用できるように、入力信号レベルを予め増幅器に
よって十分に大きくしておく必要がある。この結果、本
来の信号振幅が大きい場合はエンファシス回路内の信号
振幅が過大となるため、ダイオードDll、 D12の
耐圧を大きくしなければならず、また電源電圧を大きく
しなければならない等の問題が生じる。
However, in the nonlinear emphasis circuit shown in FIG.
In order to obtain a nonlinear emphasis characteristic of up to 28 dB or more, it is necessary to make the input signal level sufficiently high using an amplifier in advance so that the nonlinear region of the diode can be utilized even in the minute level region. As a result, if the original signal amplitude is large, the signal amplitude in the emphasis circuit becomes excessive, which causes problems such as the need to increase the withstand voltage of the diodes Dll and D12, and the need to increase the power supply voltage. arise.

また、第17図に示した非線形ディエンファシス回路で
は、増幅器の利得Aが無限大であることが理想であるが
、利得Aは実際は有限な値をとり、特に高い周波数にお
いて群遅延特性や周波数特性が劣化する。従って、第1
5図の非線形エンファシス回路と完全に逆特性の非線形
ディエンファシス特性は得られない。非線形エンファシ
ス特性と非線形ディエンファシス特性とが完全に逆特性
でないと、FMm調後の再生映像信号にリンギングが生
じたり、波形特性が劣化する。この結果、特にVTRに
おいてはダビングを繰返した場合の画質劣化が顕著にな
る。
In addition, in the nonlinear de-emphasis circuit shown in Figure 17, it is ideal that the gain A of the amplifier is infinite, but in reality the gain A takes a finite value, and especially at high frequencies, the group delay characteristics and frequency characteristics deteriorates. Therefore, the first
A nonlinear de-emphasis characteristic completely opposite to that of the nonlinear emphasis circuit shown in FIG. 5 cannot be obtained. If the non-linear emphasis characteristic and the non-linear de-emphasis characteristic are not completely opposite characteristics, ringing will occur in the reproduced video signal after FMm modulation, and the waveform characteristics will deteriorate. As a result, particularly in VTRs, image quality deterioration becomes noticeable when dubbing is repeated.

(発明が解決しようとする課題) 上述したように、従来の非線形エンファシス・ディエン
ファシス回路では、入力信号の微小レベル領域までエン
ファシス特性を実現しようとすると、回路内の信号振幅
が過大となってダイオードの耐圧を高くしたり、電源電
圧を高くする必要があり、また高い周波数での群遅延特
性や周波数特性の劣化によってエンファシス回路とディ
エンファシス回路とを完全に逆の特性にすることができ
ず、信号の品質を損なうという問題があった。
(Problems to be Solved by the Invention) As mentioned above, in conventional nonlinear emphasis/deemphasis circuits, when trying to achieve emphasis characteristics down to the minute level region of the input signal, the signal amplitude in the circuit becomes excessive and the diode It is necessary to increase the withstand voltage of the circuit or increase the power supply voltage, and due to the deterioration of group delay characteristics and frequency characteristics at high frequencies, it is not possible to make the emphasis circuit and de-emphasis circuit completely opposite characteristics. There was a problem that signal quality was compromised.

本発明はこのような問題点を解決するためになされたも
ので、その目的は回路内の信号振幅を過大にすることな
く入力信号の微小レベル領域においても非線形エンファ
シス伊ディエンファシス特性が得られる非線形増幅回路
を提供することにある。
The present invention was made to solve these problems, and its purpose is to create a nonlinear system that can obtain nonlinear emphasis and deemphasis characteristics even in the minute level region of the input signal without increasing the signal amplitude in the circuit. The purpose of the present invention is to provide an amplifier circuit.

また、本発明の他の目的はこのような非線形増幅回路を
用い、互いに逆の特性が正確に得られる非線形エンファ
シス・ディエンファシス回路を提供することにある。
Another object of the present invention is to provide a nonlinear emphasis/deemphasis circuit that uses such a nonlinear amplifier circuit and can accurately obtain opposite characteristics.

[発明の構成] (課題を解決するための手段) 本発明に係る非線形増幅回路は第1に、入力端子からの
入力信号を受入する低域除去フィルタと、この低域除去
フィルタの出力信号を受入する増幅器と該増幅器の入出
力端1間に並列に接続された双方向性対数素子及び抵抗
からなる対数増幅器と、この対数増幅器の出力信号と前
記入力信号とを所定の極性関係をもって加算して出力信
号を生成し、該出力信号を出力端子へ送出する加算器と
を備えたことを特徴とする。
[Structure of the Invention] (Means for Solving the Problems) The nonlinear amplifier circuit according to the present invention first includes a low-pass removal filter that receives an input signal from an input terminal, and an output signal of the low-pass removal filter. A logarithmic amplifier consisting of a bidirectional logarithmic element and a resistor is connected in parallel between an receiving amplifier and an input/output terminal 1 of the amplifier, and the output signal of this logarithmic amplifier and the input signal are added with a predetermined polarity relationship. The present invention is characterized in that it includes an adder that generates an output signal using the input signal and sends the output signal to an output terminal.

また、本発明に係る非線形増幅回路は第2に、低域除去
フィルタと、この低域除去フィルタの出力信号を受入す
る増幅器と該増幅器の入出力端間に並列に接続された双
方向性対数素子及び抵抗からなる対数増幅器と、この対
数増幅器の出力信号と入力端子からの入力信号とを所定
の極性関係をもって加算して出力信号を生成し、該出力
信号を前記低域除去フィルタ及び出力端子へ送出する加
算器とを備えたことを特徴とする。
Second, the nonlinear amplification circuit according to the present invention includes a low-pass removal filter, an amplifier that receives the output signal of the low-pass removal filter, and a bidirectional logarithm connected in parallel between the input and output terminals of the amplifier. A logarithmic amplifier consisting of an element and a resistor, an output signal of this logarithmic amplifier and an input signal from an input terminal are added with a predetermined polarity relationship to generate an output signal, and the output signal is applied to the low-pass removal filter and the output terminal. It is characterized in that it is equipped with an adder that sends data to.

ここで、双方向性対数素子は正負両方向において電圧−
電流特性が対数特性を有する素子である。
Here, the bidirectional logarithmic element has a voltage of - in both the positive and negative directions.
This is an element whose current characteristics are logarithmic.

また、双方向性対数素子とともに増幅器に並列接続され
た抵抗は、信号の周波数が高く振幅が小さい領域におけ
る対数増幅器の利得を決定するためのものである。これ
らの非線形増幅回路は、いずれも加算器において対数増
幅器の出力信号と入力端子からの人力信号とを同一極性
で加算すれば非線形エンファシス回路となり、逆極性で
加算すれば非線形ディエンファシス回路となる。すなわ
ち、入力信号の周波数が低い時は、入力信号の振幅によ
らず低域除去フィルタ及び対数増幅器の経、路の出力電
圧はほぼ0となるため、加算器の出力には入力信号がほ
ぼそのままの振幅で現われるが、入力信号の周波数が高
い時は、低域除去フィルタ及び対数増幅器の経路の出力
電圧は人力信号電圧を対数変換した電圧となるため、加
算器の出力には入力信号の振幅を振幅が小さい程大きく
強調または減衰させた信号が得られる。
Further, the resistor connected in parallel with the bidirectional logarithmic element to the amplifier is used to determine the gain of the logarithmic amplifier in a region where the signal frequency is high and the amplitude is small. In any of these nonlinear amplifier circuits, if the output signal of the logarithmic amplifier and the human input signal from the input terminal are added in the adder with the same polarity, it becomes a nonlinear emphasis circuit, and if they are added with opposite polarity, it becomes a nonlinear deemphasis circuit. In other words, when the frequency of the input signal is low, the output voltage of the low-pass filter and the logarithmic amplifier is almost 0 regardless of the amplitude of the input signal, so the input signal is almost unchanged at the output of the adder. However, when the frequency of the input signal is high, the output voltage of the low-pass filter and logarithmic amplifier path becomes the voltage obtained by logarithmically converting the human input signal voltage, so the output of the adder has the amplitude of the input signal. The smaller the amplitude, the more emphasized or attenuated a signal can be obtained.

さらに、本発明に係る非線形エンファシス・ディエンフ
ァシス回路は、上述した二種の非線形増幅回路(前者を
第1の非線形増幅回路とし、後者を第2の非線形増幅回
路とする)のいずれか一方を非線形エンファシス回路と
して用い、他方を非線形ディエンファシス回路として用
いたことを特徴とする。この場合、第1の非線形増幅回
路においては入力端子から低域除去フィルタ及び対数増
幅器を経て加算器に至る信号経路中に遅延素子を挿入し
、この遅延素子の遅延時間と第2の非線形増幅回路にお
ける加算器の遅延時間とをほぼ同一にする。
Furthermore, the nonlinear emphasis/deemphasis circuit according to the present invention provides a nonlinear It is characterized in that it is used as an emphasis circuit, and the other is used as a nonlinear de-emphasis circuit. In this case, in the first nonlinear amplifier circuit, a delay element is inserted in the signal path from the input terminal to the adder via the low-pass rejection filter and the logarithmic amplifier, and the delay time of this delay element and the second nonlinear amplifier circuit are The delay time of the adder is made almost the same as that of the adder.

また、このような非線形エンファシスφディエンファシ
ス回路を構成するに際し、第1及び第2の非線形増幅回
路における低域除去フィルタとして一つの低域除去フィ
ルタを共用し、対数増幅器も一つの対数増幅器を共用す
ることが望ましい。
In addition, when configuring such a nonlinear emphasis φ de-emphasis circuit, one low-pass removal filter is shared as a low-pass removal filter in the first and second nonlinear amplifier circuits, and one logarithmic amplifier is also used in common. It is desirable to do so.

(作 用) 本発明による非線形増幅回路では、対数素子が増幅器の
入出力端間に接続されているため、増幅器の利得がある
程度大きければ入力信号レベルを必要以上に大きくする
ことなく対数素子の非線形領域を有効に利用でき、エン
ファシス量を大きくとることが可能となる。しかも、回
路内の信号振幅が過大になることがなく、対数素子の耐
圧や電源電圧を低くすることが可能となる。
(Function) In the nonlinear amplifier circuit according to the present invention, since the logarithmic element is connected between the input and output terminals of the amplifier, if the gain of the amplifier is large to a certain extent, the nonlinearity of the logarithmic element can be avoided without increasing the input signal level more than necessary. The area can be used effectively and the amount of emphasis can be increased. Furthermore, the signal amplitude within the circuit does not become excessive, and it is possible to lower the withstand voltage and power supply voltage of the logarithmic element.

また、本発明では非線形エンファシス回路と非線形ディ
エンファシス回路が共に低域除去フィルタ及び対数増幅
器の経路を経た信号と入力信号とを加算して出力信号を
得る構成であるため、非線形エンファシス回路を増幅器
の負帰還ループに挿入して非線形ディエンファシス回路
を実現する方法と異なり、非線形エンファシス・ディエ
ンファシス特性を互いに逆特性にするための条件として
増幅器の利得が無限大であることが要求されず、正確に
逆特性の非線形エンファシス・ディエンファシス特性が
得られる。
Furthermore, in the present invention, both the nonlinear emphasis circuit and the nonlinear de-emphasis circuit are configured to obtain an output signal by adding the input signal and the signal that has passed through the path of the low-pass rejection filter and the logarithmic amplifier. Unlike the method of realizing a nonlinear de-emphasis circuit by inserting it into a negative feedback loop, the gain of the amplifier is not required to be infinite as a condition for making the non-linear emphasis/de-emphasis characteristics opposite to each other. Nonlinear emphasis/deemphasis characteristics with opposite characteristics are obtained.

(実施例) 以下、本発明の実施例を図面を参照して説明する。(Example) Embodiments of the present invention will be described below with reference to the drawings.

第1図は本発明の一実施例に係る非線形増幅回路である
。同図において、入力端子11から供給される入力信号
X (s)は低域除去フィルタ12(;より直流成分を
始めとする低域成分が除去された後、増幅器13の入出
力端間に双方向性対数素子14及び抵抗15を並列に接
続した対数増幅器16に入力される。対数増幅器16の
出力信号は加算器17に入力され、入力信号X (s)
と所定の極性関係で加算される。この加算器17の出力
信号Y (s)が出力端子18に導かれる。
FIG. 1 shows a nonlinear amplifier circuit according to an embodiment of the present invention. In the same figure, an input signal X (s) supplied from an input terminal 11 is filtered by a low frequency removal filter 12 (; after low frequency components including DC components are removed, an input signal X (s) is passed between the input and output terminals of an amplifier 13. The output signal of the logarithmic amplifier 16 is inputted to a logarithmic amplifier 16 in which a tropic logarithmic element 14 and a resistor 15 are connected in parallel.The output signal of the logarithmic amplifier 16 is inputted to an adder 17, and the input signal X (s)
and are added in a predetermined polarity relationship. The output signal Y (s) of this adder 17 is guided to an output terminal 18 .

第2図は双方向性対数素子14の具体例であり、同図(
a)は2つのダイオードを逆並列に接続した例、同図(
b)はコレクタ・ベース間が接続されたいわゆるダイオ
ード接続の2つのトランジスタを逆並列に接続した例、
同図(C)はベースを接地電位にした2つのトランジス
タを逆並列に接続した例である。その他、トランジスタ
のベース電位を制御して温度補償を施すようにしたもの
など種々の構成が考えられる。
FIG. 2 shows a specific example of the bidirectional logarithm element 14.
a) is an example of two diodes connected in antiparallel;
b) is an example of two so-called diode-connected transistors connected between the collector and base in antiparallel;
FIG. 2C shows an example in which two transistors whose bases are at ground potential are connected in antiparallel. In addition, various other configurations are possible, such as one in which temperature compensation is performed by controlling the base potential of the transistor.

第1図の非線形増幅回路を非線形エンファシス回路とし
て用いる場合は、加算器17において対数増幅器16の
出力信号と入力信号X (s)を同一極性で加算すれば
よい。この場合、低域除去フィルタ12と対数増幅器1
6の総合の伝達特性をH(s)とし、入力信号X (s
)及び出力信号Y (s)をそれぞれX 1(s)、 
Y 1(s)とおけば、Yl(s)= (1+H(s)
 l  −Xl(s)   ・・−(L)となり、その
特性は第3図に示すようになる。
When the nonlinear amplifier circuit shown in FIG. 1 is used as a nonlinear emphasis circuit, the output signal of the logarithmic amplifier 16 and the input signal X (s) may be added in the adder 17 with the same polarity. In this case, the low-pass rejection filter 12 and the logarithmic amplifier 1
Let the overall transfer characteristic of 6 be H(s), and input signal X(s
) and output signal Y (s) respectively as X 1(s),
If Y 1(s), then Yl(s) = (1+H(s)
l -Xl(s) . . . -(L), and its characteristics are as shown in FIG.

一方、第1図の非線形増幅回路を非線形ディエンファシ
ス回路として用いる場合は、加算器1°7において対数
増幅器16の出力信号と入力信号X (s)を逆極性で
加算すればよい。この場合、入力信号X (s)及び出
力信号Y (s)をそれぞれX 2(s)、 Y 2(
s)とおけば、Y2(s)−(1−H(s))−X2(
s)   −C2>となり、その特性は第4図に示すよ
うになる。
On the other hand, when the nonlinear amplifier circuit of FIG. 1 is used as a nonlinear de-emphasis circuit, the output signal of the logarithmic amplifier 16 and the input signal X (s) may be added with opposite polarities in the adder 1°7. In this case, input signal X (s) and output signal Y (s) are expressed as X 2 (s) and Y 2 (
s), then Y2(s)-(1-H(s))-X2(
s) -C2>, and its characteristics are as shown in FIG.

第5図は第1図をより具体的に示したもので、低域除去
フィルタ12はコンデンサ51と抵抗52の直列回路か
らなる。また、増幅器13は反転増幅器であり、非反転
入力端子は接地され、反転入内端子と出力端子との間に
対数素子14と抵抗15が゛並列に接続されている。こ
の場合、増幅器13の反転入力端子は仮想接地状態とな
る。なお、反転増幅器13と対数素子14を内蔵した対
数増幅器ICとして例えばOB+ 2920が知られて
いる。
FIG. 5 shows FIG. 1 more specifically, and the low-pass removal filter 12 is composed of a series circuit of a capacitor 51 and a resistor 52. Further, the amplifier 13 is an inverting amplifier, a non-inverting input terminal is grounded, and a logarithmic element 14 and a resistor 15 are connected in parallel between the inverting input terminal and the output terminal. In this case, the inverting input terminal of the amplifier 13 is in a virtual ground state. Note that, for example, OB+2920 is known as a logarithmic amplifier IC incorporating an inverting amplifier 13 and a logarithmic element 14.

第6図は第5図の非線形増幅回路の動作を説明するため
の図であり、コンデンサ51の値をCとし、抵抗52の
値をR1とすると、低域除去フィルタ12のインピーダ
ンスZl(s)は次式で表わされる。
FIG. 6 is a diagram for explaining the operation of the nonlinear amplifier circuit shown in FIG. is expressed by the following equation.

となる。但し、V e(s)は増幅器13の反転入力端
子における誤差電圧である。
becomes. However, V e (s) is the error voltage at the inverting input terminal of the amplifier 13.

また、抵抗15に流れる電流I2は、増幅器13の出力
電圧をV (s)とすると、さらに、双方向対数素子1
4の抵抗値をRdとすると、 ここで、対数素子14と抵抗15との並列合成インピー
ダンスを22(s)とおくと、入力端子11にX (s
)なる人力信号が人力された時、コンデンサ51と抵抗
52に流れる電流■1(S)は、 すなわち また、増幅器13の入力端子は高インピーダンスであり
、その入力電流は無視できるから、I 1(s)+12
(s)+ 13(s)= 0増幅器13の利得を−にと
すると、 V (s) −−K −Ve(s) 式(8) (9)より ・・・ (9) ここで、増幅器13の利得−Kを十分大きくとると、 2−Rd 式(5)、(6)より R2−12(s)−Rd  −13(s)      
 −(12)であり、例えば前記OEI 2920の場
合は入力電流13(s)と出力電圧は第7図に示す特性
を有し、l3(s)、Rdの関係は一意に定まる。また
、式(12)より12(s)も−意に定まる。従って、
対数増幅器16の出力電圧V (S)は、 (a)入力信号の周波数が低い時は、s−0であるため V (s)  ”= 0              
  ・・・(13)(b)入力信号の周波数が高く、小
振幅の時は、S−+閃、Rd−■であるため、 (c)入力信号の周波数が高く、大振幅の時は、S→■
、Rd→0であるため、 となる。
Moreover, the current I2 flowing through the resistor 15 is further calculated by the bidirectional logarithmic element 1 when the output voltage of the amplifier 13 is V (s).
If the resistance value of 4 is Rd, then if the parallel composite impedance of the logarithmic element 14 and the resistor 15 is 22 (s), then the input terminal 11 is
), the current 1 (S) flowing through the capacitor 51 and the resistor 52 is I 1 ( s)+12
(s) + 13(s) = 0 If the gain of the amplifier 13 is -, V (s) −−K −Ve(s) Equation (8) From (9)... (9) Here, the amplifier 13 If the gain -K of 13 is set sufficiently large, 2-Rd From equations (5) and (6), R2-12(s)-Rd -13(s)
-(12), and for example, in the case of the OEI 2920, the input current 13 (s) and the output voltage have the characteristics shown in FIG. 7, and the relationship between l3 (s) and Rd is uniquely determined. Furthermore, from equation (12), 12(s) is also determined as -. Therefore,
The output voltage V (S) of the logarithmic amplifier 16 is: (a) When the frequency of the input signal is low, it is s-0, so V (s) "= 0
...(13) (b) When the frequency of the input signal is high and the amplitude is small, S-+Flash, Rd-■, (c) When the frequency of the input signal is high and the amplitude is large, S→■
, Rd→0, so it becomes.

従って、高い周波数では第8図に示すように入力信号が
小振幅の時は利得が高く、大振幅の時は利得が低くなる
非線形エンファシス特性を得られる。また、この図から
明らかなように、入力信号振幅が一40dB程度と極め
て小振幅の領域まで非線形エンファシス特性が得られて
いる。
Therefore, at high frequencies, as shown in FIG. 8, a nonlinear emphasis characteristic can be obtained in which the gain is high when the input signal has a small amplitude, and the gain is low when the input signal has a large amplitude. Furthermore, as is clear from this figure, the nonlinear emphasis characteristic is obtained even in the region where the input signal amplitude is extremely small, about 140 dB.

ここで、対数素子14は増幅器13の入出力端間に接続
されており、入力信号振幅が小さい場合でも両端の電位
差は大きいから、ダイオードまたはトランジスタは容易
にオン状態になる。従って入力信号振幅を従来のように
必要以上に大きくしなくとも、対数素子14の非線形領
域を利用することができるので、非線形増幅回路内の低
電圧化が図られることになり、対数素子14を構成する
ダイオードやトランジスタの耐圧が低くてよく、また増
幅器13の電源電圧も低くて済む。
Here, the logarithmic element 14 is connected between the input and output terminals of the amplifier 13, and even when the input signal amplitude is small, the potential difference between the two terminals is large, so the diode or transistor is easily turned on. Therefore, the nonlinear region of the logarithmic element 14 can be used without increasing the input signal amplitude unnecessarily as in the conventional case, so the voltage inside the nonlinear amplifier circuit can be reduced, and the logarithmic element 14 can be used. The withstand voltage of the diodes and transistors forming the structure may be low, and the power supply voltage of the amplifier 13 may also be low.

第9図は第1図の非線形増幅回路を具体化した他の例で
あり、低域除去フィルタ12は入力端子11とグラウン
ド間に直列接続されたコンデンサ61と抵抗62からな
り、コンデンサ61と抵抗62との接続点が増幅器13
の非反転入力端子に接続されている。さらに、増幅器1
3の反転入力端子とグラウンド間に抵抗63が接続され
ている。
FIG. 9 shows another example embodying the nonlinear amplification circuit shown in FIG. The connection point with 62 is the amplifier 13
is connected to the non-inverting input terminal of Furthermore, amplifier 1
A resistor 63 is connected between the inverting input terminal of No. 3 and ground.

抵抗63は抵抗15と共に対数増幅器6の利得を決定す
るものである。第5図に示した非線形増幅回路では、低
域除去フィルタ12の出力信号が電流信号として増幅器
13に与えられ、増幅器13で電流−電圧変換されるの
に対し、第9図の非線形増幅回路では低域除去フィルタ
12の出力信号が電圧信号として増幅器3に与えられる
点が基本的に異なるだけで、作用効果は同等である。
The resistor 63 and the resistor 15 determine the gain of the logarithmic amplifier 6. In the nonlinear amplifier circuit shown in FIG. 5, the output signal of the low-pass rejection filter 12 is given to the amplifier 13 as a current signal, and is converted from current to voltage in the amplifier 13, whereas in the nonlinear amplifier circuit shown in FIG. The basic difference is that the output signal of the low-pass removal filter 12 is applied to the amplifier 3 as a voltage signal, and the effects are the same.

第10図に本発明の他の実施例に係る非線形増幅回路を
示す。同図において、低域除去フィルタ22と、増幅器
23.双方向対数素子24.抵抗25からなる対数増幅
器26、及び加算器27は、第1図における低域除去フ
ィルタ12と、増幅器13、双方向対数素子14.抵抗
15からなる対数増幅器16及び加算器17と同じもの
である。
FIG. 10 shows a nonlinear amplifier circuit according to another embodiment of the present invention. In the figure, a low-pass removal filter 22, an amplifier 23. Bidirectional logarithmic element 24. A logarithmic amplifier 26 consisting of a resistor 25 and an adder 27 are composed of the low-pass removal filter 12, the amplifier 13, the bidirectional logarithmic element 14 . This is the same as the logarithmic amplifier 16 consisting of a resistor 15 and the adder 17.

この実施例では入力端子21から供給される入力信号E
 (s)は加算器27の一方の入力端に与えられ、対数
増幅器26の出力信号と所定の極性関係をもって加算さ
れる。そして、この加算器27の出力信号F (s)が
出力端子28に導かれるとともに、低域除去フィルタ2
2に入力される。低域除去フィルタ22の出力信号は対
数増幅器26に入力される。
In this embodiment, the input signal E supplied from the input terminal 21
(s) is applied to one input terminal of the adder 27, and is added to the output signal of the logarithmic amplifier 26 with a predetermined polarity relationship. Then, the output signal F (s) of the adder 27 is guided to the output terminal 28, and the low-pass removal filter 2
2 is input. The output signal of the low-pass removal filter 22 is input to a logarithmic amplifier 26.

第10図の非線形増幅回路を非線形ディエンファシス回
路として用いる場合は、加算器27において対数増幅器
26の出力信号と入力信号E (s)を逆極性で加算す
ればよい。この場合、第1図と同様に低域除去フィルタ
22と対数増幅器26の総合の伝達特性をH(s)とし
、入力信号E (s)及び出力信号F (s)をそれぞ
れE 1(s)、  F 1(s)とおけば、 F  L(s) −E  1(s) −H(s)   
参 F  1(s)     −(16)より、 となり、その特性はほぼ第4図と同様になる。
When the nonlinear amplifier circuit of FIG. 10 is used as a nonlinear de-emphasis circuit, the output signal of the logarithmic amplifier 26 and the input signal E (s) may be added in the adder 27 with opposite polarities. In this case, as in FIG. 1, the overall transfer characteristic of the low-pass filter 22 and the logarithmic amplifier 26 is H(s), and the input signal E(s) and output signal F(s) are each E1(s). , F 1(s), then F L(s) −E 1(s) −H(s)
From reference F1(s)-(16), it becomes, and its characteristics are almost the same as in Fig. 4.

ここで、第1図の非線形増幅回路を非線形エンファシス
回路として用い、第10図の非線形増幅回路を非線形デ
ィエンファシス回路として用いた場合を考える。この場
合、第1図の構成による非線形エンファシス回路の出力
信号Yl(s)と、第10図の構成による非線形ディエ
ンファシス回路の入力信号El(s)とは等しいとしく
El(s)−Yl(s)) 、式(L)を式(17)に
代入すると、−X 1(s)            
    ・・・(18)となり、非線形エンファシス回
路の入力信号X1(s)と、非線形ディエンファシス回
路の出力信号F 1(s)とは一致する。すなわち、非
線形エンファシスと非線形ディエンファシスとの特性を
完全に逆特性にすることができる。
Here, consider a case where the nonlinear amplifier circuit of FIG. 1 is used as a nonlinear emphasis circuit, and the nonlinear amplifier circuit of FIG. 10 is used as a nonlinear de-emphasis circuit. In this case, it is assumed that the output signal Yl(s) of the nonlinear emphasis circuit with the configuration shown in FIG. 1 is equal to the input signal El(s) of the nonlinear deemphasis circuit with the configuration of FIG. s)), substituting equation (L) into equation (17) yields -X 1(s)
...(18), and the input signal X1(s) of the nonlinear emphasis circuit and the output signal F1(s) of the nonlinear deemphasis circuit match. In other words, the characteristics of nonlinear emphasis and nonlinear deemphasis can be completely reversed.

一方、第10図の非線形増幅回路を非線形エンファシス
回路として用いる場合は、加算器27において対数増幅
器26の出力信号と入力信号E (s)を同一極性で加
算すればよい。この場合、入力信号E (s)及び出力
信号F (s)をそれぞれE 2(s)、  F 2(
s)とおけば、F 2(s) −E 2(s)+ H(
s) ・F 2(s)   −(19)より、 となり、その特性はほぼ第3図と同様になる。
On the other hand, when the nonlinear amplifier circuit of FIG. 10 is used as a nonlinear emphasis circuit, the output signal of the logarithmic amplifier 26 and the input signal E (s) may be added in the adder 27 with the same polarity. In this case, input signal E (s) and output signal F (s) are expressed as E 2 (s) and F 2 (
s), then F 2(s) −E 2(s) + H(
s) ・F 2(s) − (19) From this, the following is obtained, and the characteristics are almost the same as those shown in FIG.

ここで、第10図の非線形増幅回路を非線形エンファシ
ス回路として用い、第1図の非線形増幅回路を非線形デ
ィエンファシス回路として用いた場合を考える。この場
合、第10図の構成による非線形エンファシス回路の出
力信号F 2(s)と、第1図の構成による非線形ディ
エンファシス回路の人力信号X2(s)とは等しいとし
く F 2(s) −X 2(s)) 、式(2)に式
(20)を代入すると、−E2(s) ・・・(21) となり、非線形エンファシス回路の入力信号E 2(s
)と、非線形ディエンファシス回路の出力信号Y2(S
)とは一致する。すなわち、非線形エンファシスと非線
形ディエンファシスとの特性を完全に逆特性にすること
ができる。
Here, consider a case where the nonlinear amplifier circuit of FIG. 10 is used as a nonlinear emphasis circuit, and the nonlinear amplifier circuit of FIG. 1 is used as a nonlinear de-emphasis circuit. In this case, the output signal F2(s) of the nonlinear emphasis circuit with the configuration shown in FIG. 10 and the human input signal X2(s) of the nonlinear de-emphasis circuit with the configuration shown in FIG. 1 are assumed to be equal. X2(s)), substituting equation (20) into equation (2) yields -E2(s)...(21), and the input signal E2(s) of the nonlinear emphasis circuit
) and the output signal Y2 (S
) matches. In other words, the characteristics of nonlinear emphasis and nonlinear deemphasis can be completely reversed.

以上の説明では回路内の遅延時間を無視したが、実際に
は遅延が存在するので、伝達関数は上記と少し異なって
くる。第11図は第1図の非線形増幅回路における対数
増幅器16と加算器17との間に遅延補償のための遅延
素子19を挿入したものである。なお、遅延素子19の
位置はこれに限られず、入力端子11から低域除去フィ
ルタ12及び対数増幅器16を経て加算器17に至る信
号経路中であればどこでもよい。
Although the delay time in the circuit has been ignored in the above explanation, since delays actually exist, the transfer function will differ slightly from the above. FIG. 11 shows the nonlinear amplifier circuit of FIG. 1 in which a delay element 19 for delay compensation is inserted between the logarithmic amplifier 16 and the adder 17. Note that the position of the delay element 19 is not limited to this, and may be placed anywhere in the signal path from the input terminal 11 to the adder 17 via the low-pass removal filter 12 and the logarithmic amplifier 16.

ここで、第11図の非線形増幅回路を非線形!ンファシ
ス回路として用い、第10図の非線形増幅回路を非線形
ディエンファシス回路として用いた場合を考える。今、
第12図に示すように、第11図における低域除去フィ
ルタ12と対数増幅器16の部分の伝達関数をH(s)
、遅延時間をτ■、加算器17の遅延時間をτ2、遅延
素子19の遅延時間をτ3とすると、 (X(s)+H(s)・e”s”・X(s)le   
 −Y(s)、e       −τ2S (1+H(s) ・e  ”’ +r3”) e−72
’ ・X(s) −Y(s) −(22)また、第13
図に示すように第10図における低域除去フィルタ22
と対数増幅器26の部分の伝達関数をH(s)、遅延時
間をτ11加算器27の遅延時間をτ2とすると、 一τis       −τ2S (Y(s) −H(s) ・e     −Z(s)l
 e     −Z(s)−τls    τ2s Y(s) = (H(s) ・e     +e   
 ) Z(s)式(23)に式(22)を代入して、 式(24)から明らかなように、第11図の構成による
非線形エンファシス回路と第10図の構成による非線形
ディエンファシス回路の総合の遅延時間は加算器17.
27の合計の遅延時間2τ2である。また、式(24)
の右辺第1項に注目すれば明らかなように、τ3−τ2
、すなわち加算器27の遅延時間と遅延素子19の遅延
時間を等しくすれば、非線形ディエンファシス回路の出
力信号Z (s)は、非線形エンファシス回路の入力信
号X (S)を単に遅延したものとなり、これは非線形
エンファシス回路と非線形ディエンファシス回路とが完
全に逆特性であることを示している。
Here, the nonlinear amplifier circuit in Fig. 11 is converted to nonlinear! Consider a case where the nonlinear amplifier circuit of FIG. 10 is used as a nonlinear de-emphasis circuit. now,
As shown in FIG. 12, the transfer function of the low-pass filter 12 and logarithmic amplifier 16 in FIG. 11 is expressed as H(s).
, the delay time is τ■, the delay time of the adder 17 is τ2, and the delay time of the delay element 19 is τ3, then (X(s)+H(s)・e”s”・X(s)le
-Y(s), e -τ2S (1+H(s) ・e ”' +r3”) e-72
' ・X(s) −Y(s) −(22) Also, the 13th
As shown in the figure, the low-pass removal filter 22 in FIG.
If the transfer function of the logarithmic amplifier 26 is H(s), the delay time is τ11, and the delay time of the adder 27 is τ2, then 1τis −τ2S (Y(s) −H(s) ・e −Z(s) )l
e −Z(s)−τls τ2s Y(s) = (H(s) ・e +e
) By substituting equation (22) into Z(s) equation (23), it is clear from equation (24) that the nonlinear emphasis circuit with the configuration of FIG. 11 and the nonlinear de-emphasis circuit with the configuration of FIG. The total delay time is determined by adder 17.
27 total delay time 2τ2. Also, formula (24)
As is clear from the first term on the right-hand side, τ3−τ2
In other words, if the delay time of the adder 27 and the delay time of the delay element 19 are made equal, the output signal Z (s) of the nonlinear de-emphasis circuit is simply the delayed input signal X (S) of the non-linear emphasis circuit, This shows that the nonlinear emphasis circuit and the nonlinear deemphasis circuit have completely opposite characteristics.

このように第1図に遅延素子19を追加した第11図の
非線形増幅回路を非線形エンファシス回路として用い、
第10図に示した非線形増幅回路を非線形ディエンファ
シス回路として用いることにより、回路内の遅延を考慮
してもエンファシス特性とディエンファシス特性とを完
全に逆特性にすることができる。
In this way, the nonlinear amplifier circuit of FIG. 11 in which the delay element 19 is added to that of FIG. 1 is used as a nonlinear emphasis circuit,
By using the nonlinear amplifier circuit shown in FIG. 10 as a nonlinear de-emphasis circuit, the emphasis characteristic and the de-emphasis characteristic can be made completely opposite characteristics even if the delay within the circuit is taken into consideration.

なお、上記と逆に第10図の回路を非線形エンファシス
回路として用い、第11図の回路を非線形ディエンファ
シス回路として用いた場合も同様の効果が得られること
はいうまでもない。
It goes without saying that the same effect can be obtained when the circuit shown in FIG. 10 is used as a non-linear emphasis circuit and the circuit shown in FIG. 11 is used as a non-linear de-emphasis circuit, contrary to the above.

ところで、第12図における低域除去フィルタ12と対
数増幅器16の総合の遅延時間τ1は、入力信号の最高
周波数成分の半周期より短いことが望ましい。第12図
において遅延素子19の遅延時間τ3−0として考える
。今、入力端子11に入力信号(例えば映像信号)の最
高周波数fsの成分が入力されたとする。低域除去フィ
ルタ12と対数増幅器16の総合利得を1とし、加算器
17の加算比率を1=1とすると、時間の関数で表わし
た出力信号y (t)は、 y(t)=sln(2πfm t)+5in12πfa
r(t +rl)1・・・(25) 入力信号の最高周波数成分の周期TIは、Tn −1/
fm           ・・・(2B)ここで、周
期TIlの1/2がrlに等しいとすると、 τl■Ts+/2 = 1 / 2 f tp           ・・
・(27)式(27)を式(25)に代入すると、)’
(t) −5in(2πfts t) +51n(2z
 fm t +π)−sin(2πf tx t )−
sin(2πf@ t)−〇 となり、入力信号を伝送できなくなる。
Incidentally, it is desirable that the total delay time τ1 of the low-pass removal filter 12 and the logarithmic amplifier 16 in FIG. 12 be shorter than a half cycle of the highest frequency component of the input signal. In FIG. 12, the delay time τ3-0 of the delay element 19 is considered. Now, assume that a component of the highest frequency fs of an input signal (for example, a video signal) is input to the input terminal 11. When the total gain of the low-pass filter 12 and the logarithmic amplifier 16 is 1, and the addition ratio of the adder 17 is 1=1, the output signal y (t) expressed as a function of time is y (t) = sln ( 2πfm t)+5in12πfa
r(t+rl)1...(25) The period TI of the highest frequency component of the input signal is Tn -1/
fm...(2B) Here, if 1/2 of the period TIl is equal to rl, τl■Ts+/2 = 1/2 f tp...
・(27) Substituting equation (27) into equation (25) gives )'
(t) −5in(2πfts t) +51n(2z
fm t +π)−sin(2πf tx t )−
sin(2πf@t)−〇, and the input signal cannot be transmitted.

rl>1/2fo+にすれば、y(t)−0にはならず
、入力信号を正しく伝送することができる。
If rl>1/2fo+, y(t)-0 does not occur, and the input signal can be transmitted correctly.

一方、第10図の構成においては、低域除去フィルタ2
2と対数増幅器26及び加算器27の総合の遅延時間を
入力信号の最高周波数成分の半周期より短くすればよい
On the other hand, in the configuration shown in FIG.
The total delay time of 2, the logarithmic amplifier 26, and the adder 27 may be made shorter than a half cycle of the highest frequency component of the input signal.

ところで、第10図及び第11図の非線形増幅回路を比
較すると明らかなように、両回路では構成要素として低
域除去フィルタ、対数増幅器及び加算器がいずれも使用
されているので、これらの一部または全部を共用するこ
とができる。
By the way, as is clear from comparing the nonlinear amplifier circuits in Figures 10 and 11, both circuits use a low-pass filter, a logarithmic amplifier, and an adder as components, so some of these Or you can share everything.

第14図は第10図における低域除去フィルタ11.2
1及び対数増幅器16.26としてそれぞれ一つの低域
除去フィルタ及び対数増幅器を共用した非線形エンファ
シス・ディエンファシス回路の構成を示したもので、エ
ンファシス回路の入出力端子は11.18であり、ディ
エンファシス回路の入出力端子は21.28である。こ
こで、切換えスイッチ31.32を実線で示す側に接続
した時は、低域除去フィルタ及び対数増幅器はエンファ
シス回路に使用され、切換えスイッチ31゜32を破線
で示す側に接続した時は、低域除去フィルタ及び対数増
幅器はディエンファシス回路に使用される。
Figure 14 shows the low-pass removal filter 11.2 in Figure 10.
This figure shows the configuration of a nonlinear emphasis/de-emphasis circuit that shares one low-pass rejection filter and one logarithmic amplifier as 16.26 and 16.26, respectively.The input/output terminals of the emphasis circuit are 11.18, and the de-emphasis The input and output terminals of the circuit are 21.28. Here, when the changeover switches 31 and 32 are connected to the side shown by the solid line, the low-pass rejection filter and logarithmic amplifier are used for the emphasis circuit, and when the changeover switches 31 and 32 are connected to the side shown by the broken line, the low-pass rejection filter and logarithmic amplifier are used for the emphasis circuit. A band rejection filter and a logarithmic amplifier are used in the de-emphasis circuit.

このように低域除去フィルタ及び対数増幅器をエンファ
シス回路とディエンファシス回路とで共用することによ
り、非線形エンファシス・ディエンファシス回路全体の
構成を簡単にでき、コスト面で有利となる。また、低域
除去フィルタ及び対数増幅器を両回路で別々に設けた場
合の特性差を考慮する必要がなく、エンファシス・ディ
エンファシスの特性をより完全に逆特性にすることがで
きる。
By sharing the low-pass removal filter and the logarithmic amplifier between the emphasis circuit and the de-emphasis circuit in this way, the configuration of the entire non-linear emphasis/de-emphasis circuit can be simplified, which is advantageous in terms of cost. Further, there is no need to consider the difference in characteristics when a low-pass removal filter and a logarithmic amplifier are separately provided in both circuits, and the emphasis/de-emphasis characteristics can be more completely reversed.

第14図では非線形エンファシス回路に第11図の回路
を用い、非線形ディエンファシス回路に第10図の回路
を用いたが、逆に非線形エンファシス回路に第10図の
回路を用い、非線形ディエンファシス回路に第11図の
回路を用いた場合でも、低域除去フィルタ及び対数増幅
器を共用することができる。
In Fig. 14, the circuit shown in Fig. 11 is used for the nonlinear emphasis circuit, and the circuit shown in Fig. 10 is used for the nonlinear de-emphasis circuit, but conversely, the circuit shown in Fig. 10 is used for the nonlinear emphasis circuit, and the circuit shown in Fig. Even when the circuit shown in FIG. 11 is used, the low-pass removal filter and the logarithmic amplifier can be shared.

その他、本発明は要旨を逸脱しない範囲で種々変形して
実施することができる。
In addition, the present invention can be implemented with various modifications without departing from the scope of the invention.

[発明の効果] 本発明による非線形増幅回路は、入力信号と低域除去フ
ィルタ及び対数増幅器を通した入力信号または出力信号
とを所定の極性関係をもって加算して出力信号とする構
成としたことにより、入力信号レベルを必要以上に大き
くすることなく、入力信号が極めて微小な振幅の領域か
ら非線形増幅動作を得ることができる。従って、S/N
改善効果を高めるべくエンファシス量(デイエンフアシ
スf:k)を大きくしても回路内の信号振幅が過大とな
るおそれがなく、対数素子の耐圧及び電源電圧を低くす
ることが可能となる。
[Effects of the Invention] The nonlinear amplifier circuit according to the present invention has a configuration in which an input signal and an input signal or an output signal passed through a low-pass filter and a logarithmic amplifier are added with a predetermined polarity relationship to produce an output signal. , a nonlinear amplification operation can be obtained from a region where the input signal has an extremely small amplitude without increasing the input signal level more than necessary. Therefore, S/N
Even if the emphasis amount (de-emphasis f:k) is increased in order to enhance the improvement effect, there is no fear that the signal amplitude in the circuit will become excessive, and it is possible to lower the withstand voltage and power supply voltage of the logarithmic element.

さらに、本発明による非線形エンファシス・ディエンフ
ァシス回路では、入力信号を低域除去フィルタ及び対数
増幅器の経路に導くフィードフォワード構成からなり、
入力端子から低域除去フィルタ及び対数増幅器を経て加
算器に至る経路中に遅延素子を挿入した第1の非線形増
幅回路と、出力信号を低域除去フィルタ及び対数増幅器
の経路に導くフィードバック構成からなり、加算器の遅
延時間が第1の非線形増幅回路における遅延素子の遅延
時間とほぼ同一である第2の非線形増幅回路のいずれか
一方を非線形エンファシス回路として用い、他方を非線
形ディエンファシス回路として用いることにより、非線
形ディエンファシス回路と非線形ディエンファシス回路
の特性とを正確に逆特性にすることができる。従って、
非線形ディエンファシス・ディエンファシス特性の不適
合による信号品質の劣化を防ぐことができ、特にVTR
の場合は複数回にわたるダビングに際しても画質劣化を
最小限にとどめることが可能となる。
Furthermore, the nonlinear emphasis/deemphasis circuit according to the present invention includes a feedforward configuration that guides the input signal to a path of a low-pass removal filter and a logarithmic amplifier,
It consists of a first nonlinear amplifier circuit in which a delay element is inserted in the path from the input terminal to the adder via the low-pass rejection filter and the logarithmic amplifier, and a feedback configuration that guides the output signal to the path of the low-pass rejection filter and the logarithmic amplifier. , one of the second nonlinear amplifier circuits whose adder delay time is approximately the same as the delay time of the delay element in the first nonlinear amplifier circuit is used as a nonlinear emphasis circuit, and the other is used as a nonlinear deemphasis circuit. Accordingly, the characteristics of the nonlinear de-emphasis circuit and the non-linear de-emphasis circuit can be accurately reversed. Therefore,
It can prevent signal quality deterioration due to non-linear de-emphasis/de-emphasis characteristic mismatch, especially for VTRs.
In this case, image quality deterioration can be kept to a minimum even when dubbing is performed multiple times.

さらに、非線形エンファシス回路と非線形ディエンファ
シス回路とで低域除去フィルタ及び対数増幅器を共用す
ることにより、回路構成を簡単にしてコストの低減を図
ることができると同時に、これら低域除去フィルタ及び
対数増幅器の特性の不均一によりエンファシス特性とデ
ィエンファシス特性との対称性が損われることがなくな
り、さらに良好な非線形エンファシス・ディエンファシ
ス特性が得られる。
Furthermore, by sharing the low-pass rejection filter and logarithmic amplifier between the nonlinear emphasis circuit and the nonlinear de-emphasis circuit, the circuit configuration can be simplified and costs can be reduced. The symmetry between the emphasis and de-emphasis characteristics is not impaired due to the non-uniformity of the characteristics, and even better non-linear emphasis/de-emphasis characteristics can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例に係る非線形増幅回路の構成
を示す図、第2図は双方向性対数素子の具体例を示す図
、第3図は本発明に基づく非線形エンファシス回路の特
性図、第4図は本発明に基づく非線形ディエンファシス
回路の特性図、第5図は第1図をより具体化した例を示
す図、第6図は第5図の動作を説明するための図、第7
図は公知の対数増幅器の特性を示す図、第8図は本実施
例における対数増幅器の特性を示す図、第9図は第1図
をより具体化した他の例を示す図、第10図は本発明の
他の実施例に係る非線形増幅回路の構成を示す図、第1
1図は本発明のさらに別の実施例に係る非線形増幅回路
の構成を示す図、第12図は第11図の等価回路図、第
13図は第10図の等価回路図、第14図は本発明の実
施例に係る非線形エンファシス争ディエンファシス回路
の構成を示す図、第15図は従来の非線形エンファシス
回路の構成を示す図、第16は図はその特性を示す図、
第17図は従来の非線形ディエンファシス回路の構成を
示す図である。 11・・・入力端子(第1の入力端子)、12・・・低
域除去フィルタ(第1の低域除去フィルタ)13・・・
増幅器、14・・・双方向性対数素子、15・・・抵抗
、16・・・対数増幅器(第1の対数増幅器)、17・
・・加算器(第1の加算器)、18・・・出力端子(第
1の出力端子)、19・・・遅延素子、21・・・入力
端子(第2の入力端子)、22・・・低域除去フィルタ
(第2の低域除去フィルタ)、23・・・増幅器、24
・・・双方向性対数素子、25・・・抵抗、26・・・
対数増幅器(第2の対数増幅器)、27・・・加算器(
第2の加算器)、28・・・出力端子(第2の出力端子
)。 tμ50 出願人代理人 弁理士 鈴江武彦 第6図
FIG. 1 is a diagram showing a configuration of a nonlinear amplifier circuit according to an embodiment of the present invention, FIG. 2 is a diagram showing a specific example of a bidirectional logarithmic element, and FIG. 3 is a diagram showing characteristics of a nonlinear emphasis circuit based on the present invention. 4 is a characteristic diagram of the nonlinear de-emphasis circuit based on the present invention, FIG. 5 is a diagram showing a more specific example of FIG. 1, and FIG. 6 is a diagram for explaining the operation of FIG. 5. , 7th
Figure 8 shows the characteristics of a known logarithmic amplifier, Figure 8 shows the characteristics of the logarithmic amplifier in this embodiment, Figure 9 shows another example that is more specific than Figure 1, and Figure 10. FIG. 1 is a diagram showing the configuration of a nonlinear amplifier circuit according to another embodiment of the present invention.
1 is a diagram showing the configuration of a nonlinear amplifier circuit according to yet another embodiment of the present invention, FIG. 12 is an equivalent circuit diagram of FIG. 11, FIG. 13 is an equivalent circuit diagram of FIG. 10, and FIG. 14 is an equivalent circuit diagram of FIG. 15 is a diagram showing the configuration of a conventional nonlinear emphasis circuit; FIG. 16 is a diagram showing its characteristics; FIG. 15 is a diagram showing the configuration of a conventional nonlinear emphasis circuit;
FIG. 17 is a diagram showing the configuration of a conventional nonlinear de-emphasis circuit. 11... Input terminal (first input terminal), 12... Low-pass removal filter (first low-pass removal filter) 13...
Amplifier, 14... Bidirectional logarithmic element, 15... Resistor, 16... Logarithmic amplifier (first logarithmic amplifier), 17.
... Adder (first adder), 18... Output terminal (first output terminal), 19... Delay element, 21... Input terminal (second input terminal), 22... -Low-pass removal filter (second low-pass removal filter), 23...Amplifier, 24
...Bidirectional logarithmic element, 25...Resistance, 26...
Logarithmic amplifier (second logarithmic amplifier), 27... adder (
second adder), 28...output terminal (second output terminal). tμ50 Applicant's agent Patent attorney Takehiko Suzue Figure 6

Claims (4)

【特許請求の範囲】[Claims] (1)入力端子からの入力信号を受入する低域除去フィ
ルタと、この低域除去フィルタの出力信号を受入する増
幅器と該増幅器の入出力端間に並列に接続された双方向
性対数素子及び抵抗からなる対数増幅器と、この対数増
幅器の出力信号と前記入力信号とを所定の極性関係をも
って加算して出力信号を生成し、該出力信号を出力端子
へ送出する加算器とを備えたことを特徴とする非線形増
幅回路。
(1) A low-pass rejection filter that receives an input signal from an input terminal, an amplifier that receives an output signal of this low-pass rejection filter, and a bidirectional logarithmic element connected in parallel between the input and output terminals of the amplifier. A logarithmic amplifier made of a resistor, and an adder that adds the output signal of the logarithmic amplifier and the input signal with a predetermined polarity relationship to generate an output signal, and sends the output signal to an output terminal. Characteristic nonlinear amplifier circuit.
(2)低域除去フィルタと、この低域除去フィルタの出
力信号を受入する増幅器と該増幅器の入出力端間に並列
に接続された双方向性対数素子及び抵抗からなる対数増
幅器と、この対数増幅器の出力信号と入力端子からの入
力信号とを所定の極性関係をもって加算して出力信号を
生成し、該出力信号を前記低域除去フィルタ及び出力端
子へ送出する加算器とを備えたことを特徴とする非線形
増幅回路。
(2) a low-pass rejection filter; an amplifier that receives the output signal of the low-pass rejection filter; a logarithmic amplifier consisting of a bidirectional logarithmic element and a resistor connected in parallel between the input and output terminals of the amplifier; and an adder that adds the output signal of the amplifier and the input signal from the input terminal with a predetermined polarity relationship to generate an output signal, and sends the output signal to the low-pass removal filter and the output terminal. Characteristic nonlinear amplifier circuit.
(3)第1の入力端子からの入力信号を受入する第1の
低域除去フィルタと、この第1の低域除去フィルタの出
力信号を受入する増幅器と該増幅器の入出力端間に並列
に接続された双方向性対数素子及び抵抗からなる第1の
対数増幅器と、この第1の対数増幅器の出力信号と前記
入力信号とを所定の極性関係をもって加算して出力信号
を生成し、該出力信号を第1の出力端子へ送出する第1
の加算器と、前記第1の入力端子から第1の低域除去フ
ィルタ及び第1の対数増幅器を経て第1の加算器に至る
信号経路中に挿入された遅延素子とを有する第1の非線
形増幅回路と、 第2の低域除去フィルタと、この第2の低域除去フィル
タの出力信号を受入する増幅器と該増幅器の入出力端間
に並列に接続された双方向性対数素子及び抵抗からなる
第2の対数増幅器と、この第2の対数増幅器の出力信号
と第2の入力端子からの入力信号とを所定の極性関係を
もって加算して出力信号を生成し、該出力信号を前記第
2の低域除去フィルタ及び第2の出力端子へ送出する前
記遅延素子とほぼ同一遅延時間の第2の加算器とを有す
る第2の非線形増幅回路とを備え、 第1及び第2の非線形増幅回路の一方を非線形エンファ
シス回路として用い、他方を非線形ディエンファシス回
路として用いたことを特徴とする非線形エンファシス・
ディエンファシス回路。
(3) A first low-pass removal filter that receives the input signal from the first input terminal, an amplifier that receives the output signal of the first low-pass removal filter, and a parallel connection between the input and output terminals of the amplifier. a first logarithmic amplifier comprising a bidirectional logarithmic element and a resistor connected; an output signal of the first logarithmic amplifier and the input signal are added with a predetermined polarity relationship to generate an output signal; a first transmitting signal to a first output terminal;
a first nonlinear adder, and a delay element inserted in a signal path from the first input terminal to the first adder via a first low-pass filter and a first logarithmic amplifier. an amplifier circuit, a second low-pass rejection filter, an amplifier for receiving the output signal of the second low-pass rejection filter, and a bidirectional logarithmic element and a resistor connected in parallel between input and output terminals of the amplifier; an output signal is generated by adding the output signal of the second logarithmic amplifier and the input signal from the second input terminal with a predetermined polarity relationship, and the output signal is added to the second logarithmic amplifier. a second nonlinear amplification circuit having a low-pass removal filter and a second adder having almost the same delay time as the delay element and sending out to a second output terminal, the first and second nonlinear amplification circuits; A non-linear emphasis circuit characterized in that one of the circuits is used as a non-linear emphasis circuit and the other is used as a non-linear de-emphasis circuit.
De-emphasis circuit.
(4)第1及び第2の低域除去フィルタとして一つの低
域除去フィルタを共用し、第1及び第2の対数増幅器と
して一つの対数増幅器を共用したことを特徴とする請求
項3記載の非線形エンファシス・ディエンファシス回路
(4) The first and second low-pass removal filters share one low-pass removal filter, and the first and second logarithmic amplifiers share one logarithmic amplifier. Nonlinear emphasis/deemphasis circuit.
JP19614088A 1988-08-08 1988-08-08 Nonlinear emphasis / deemphasis circuit Expired - Lifetime JP2937328B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP19614088A JP2937328B2 (en) 1988-08-08 1988-08-08 Nonlinear emphasis / deemphasis circuit
US07/388,640 US5126846A (en) 1988-08-08 1989-08-02 Non-linear amplifier and non-linear emphasis/deemphasis circuit using the same
DE68922542T DE68922542T2 (en) 1988-08-08 1989-08-03 Nonlinear amplifier and nonlinear pre- and post-distortion system using the same circuit.
EP89307942A EP0354734B1 (en) 1988-08-08 1989-08-03 Non-linear amplifier and non-linear emphasis/deemphasis circuit using the same
KR1019890011281A KR100219759B1 (en) 1988-08-08 1989-08-08 Non-linear amplififr and non-linear emphasis/deemphasis circuit using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19614088A JP2937328B2 (en) 1988-08-08 1988-08-08 Nonlinear emphasis / deemphasis circuit

Publications (2)

Publication Number Publication Date
JPH0246014A true JPH0246014A (en) 1990-02-15
JP2937328B2 JP2937328B2 (en) 1999-08-23

Family

ID=16352894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19614088A Expired - Lifetime JP2937328B2 (en) 1988-08-08 1988-08-08 Nonlinear emphasis / deemphasis circuit

Country Status (1)

Country Link
JP (1) JP2937328B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011233590A (en) * 2010-04-23 2011-11-17 Oki Data Corp Driver, print head and image forming apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5441006A (en) * 1977-09-08 1979-03-31 Sony Corp Compression expansion unit
JPS5717241A (en) * 1980-07-04 1982-01-28 Hitachi Ltd Dynamic emphasis circuit
JPS5919934U (en) * 1983-05-19 1984-02-07 川崎重工業株式会社 Fuel distributor for multiple injection valves
JPS5995716A (en) * 1982-11-25 1984-06-01 Sony Corp Emphasis circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5441006A (en) * 1977-09-08 1979-03-31 Sony Corp Compression expansion unit
JPS5717241A (en) * 1980-07-04 1982-01-28 Hitachi Ltd Dynamic emphasis circuit
JPS5995716A (en) * 1982-11-25 1984-06-01 Sony Corp Emphasis circuit
JPS5919934U (en) * 1983-05-19 1984-02-07 川崎重工業株式会社 Fuel distributor for multiple injection valves

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011233590A (en) * 2010-04-23 2011-11-17 Oki Data Corp Driver, print head and image forming apparatus

Also Published As

Publication number Publication date
JP2937328B2 (en) 1999-08-23

Similar Documents

Publication Publication Date Title
US4587576A (en) Video signal processing apparatus with pre-emphasis and de-emphasis for use in a recording and reproducing system
JPH0132566B2 (en)
US3944949A (en) Frequency modulator
US5276403A (en) Nonlinear preemphasis-deemphasis system
KR950007310B1 (en) Digital Nonlinear Pre-Emphasis / D-Emphasis
JPH0246014A (en) Non-linear amplifier circuit and non-linear emphasis/ deemphasis circuit using the same
JPS5880107A (en) magnetic recording device
JP2651865B2 (en) Nonlinear signal compression circuit
JPH03205994A (en) Emphasis/de-emphasis circuit for chroma signal
JP2570256B2 (en) Digital clip correction circuit
JPS607280A (en) signal processing device
JPH0346161A (en) Non-linear de-emphasis circuit
JPS6152081A (en) Video signal recording and playback device
RU2018181C1 (en) Apparatus for dynamically limiting noise in magnetic recording and playback channels of audio data
JPH0142559B2 (en)
JPS6258169B2 (en)
JPS60158710A (en) limiter circuit
JPS61108215A (en) Emphasis circuit
JPS59140609A (en) Nonlinear emphasizing circuit
JPS62232206A (en) limiter circuit
JPH02202213A (en) equalize circuit
JPH0213993B2 (en)
JPS6325544B2 (en)
JPS59140608A (en) Nonlinear enhancement circuit
JPH022356B2 (en)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090611

Year of fee payment: 10

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090611

Year of fee payment: 10