JPH0246058Y2 - - Google Patents
Info
- Publication number
- JPH0246058Y2 JPH0246058Y2 JP15482084U JP15482084U JPH0246058Y2 JP H0246058 Y2 JPH0246058 Y2 JP H0246058Y2 JP 15482084 U JP15482084 U JP 15482084U JP 15482084 U JP15482084 U JP 15482084U JP H0246058 Y2 JPH0246058 Y2 JP H0246058Y2
- Authority
- JP
- Japan
- Prior art keywords
- insulating case
- external
- composite semiconductor
- terminal board
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 26
- 239000002131 composite material Substances 0.000 claims description 17
- 239000008188 pellet Substances 0.000 description 9
- 239000004020 conductor Substances 0.000 description 4
- 238000010292 electrical insulation Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【考案の詳細な説明】
［産業上の利用分野］
この考案は、放熱板に固定された複数の半導体
素子を絶縁ケース内に収納し樹脂封止され絶縁ケ
ースの外部で端子板により所定の回路を形成する
複合半導体装置に関するものである。
素子を絶縁ケース内に収納し樹脂封止され絶縁ケ
ースの外部で端子板により所定の回路を形成する
複合半導体装置に関するものである。
［従来の技術］
半導体ペレツトの表面処理技術の向上等で近
年、複数の半導体ペレツトを直接、放熱板上にマ
ウントしこれを絶縁ケースに納めたものが出現し
ている。かかる複合半導体装置は数種類の外部結
線用の端子板を用意することによつて幾種類かの
回路が形成でき、特に半導体素子の使用個数が多
くなる外部装置の組立にきわめて便利であるため
増々この種、複合半導体装置のモジユール化が進
展している。
年、複数の半導体ペレツトを直接、放熱板上にマ
ウントしこれを絶縁ケースに納めたものが出現し
ている。かかる複合半導体装置は数種類の外部結
線用の端子板を用意することによつて幾種類かの
回路が形成でき、特に半導体素子の使用個数が多
くなる外部装置の組立にきわめて便利であるため
増々この種、複合半導体装置のモジユール化が進
展している。
第４図は、モジユール化した従来の複合半導体
装置の外観図、第５図はその縦断面図である。
装置の外観図、第５図はその縦断面図である。
これらの図において、１は絶縁ケース、２はこ
のケース１の底面に配置した放熱板、３は絶縁
物、４は導体、５は、この導体上に配置した半導
体ペレツトである。この半導体ペレツト５はダイ
オード、サイリスタ等、種々の構造のものがある
が、例えばダイオードペレツトを例にすれば、こ
のペレツトのアノード側を導体４に接続し、この
導体４と、絶縁ケース１の表面に一部が露出する
ように封止用樹脂６内に埋設した端子７ａとをリ
ード線８により電気的に接続している。また前記
ペレツトのカソード側はリード線９により他の端
子７ｂと接続している。
のケース１の底面に配置した放熱板、３は絶縁
物、４は導体、５は、この導体上に配置した半導
体ペレツトである。この半導体ペレツト５はダイ
オード、サイリスタ等、種々の構造のものがある
が、例えばダイオードペレツトを例にすれば、こ
のペレツトのアノード側を導体４に接続し、この
導体４と、絶縁ケース１の表面に一部が露出する
ように封止用樹脂６内に埋設した端子７ａとをリ
ード線８により電気的に接続している。また前記
ペレツトのカソード側はリード線９により他の端
子７ｂと接続している。
上記のように構成された複合半導体装置は、第
４図に示すように絶縁ケース１の側面に沿うよう
に折曲げられた外部端子板１０をねじ１１により
端子７ａ，７ａ間、７ａ，７ｂ間あるいは７ｂ，
７ｂ間等に固定し所定の回路を形成する。
４図に示すように絶縁ケース１の側面に沿うよう
に折曲げられた外部端子板１０をねじ１１により
端子７ａ，７ａ間、７ａ，７ｂ間あるいは７ｂ，
７ｂ間等に固定し所定の回路を形成する。
例えば、外部装置で単相全波整流ブリツジ回路
を必要とする場合、上記の複合半導体装置を２個
用意して所定の回路を構成すれば良く、その他ユ
ーザが種々の回路構成をする上できわめて便利で
ある。
を必要とする場合、上記の複合半導体装置を２個
用意して所定の回路を構成すれば良く、その他ユ
ーザが種々の回路構成をする上できわめて便利で
ある。
しかしながら、従来の複合半導体装置には次の
ような問題点があつた。
ような問題点があつた。
［考案が解決しようとする問題点］
外部結線用の外部端子板１０が絶縁ケース１の
側面に沿う形状に形成するためにその端部と放熱
板２とが接近し十分、電気的な絶縁を維持するこ
とができず、装置の安全性等の点で問題があつ
た。
側面に沿う形状に形成するためにその端部と放熱
板２とが接近し十分、電気的な絶縁を維持するこ
とができず、装置の安全性等の点で問題があつ
た。
さらに外部装置に取付孔１２を利用して取付け
る場合、外部端子板１０が側面に露出しているた
めに放電等の危険性を考慮して近接位置に複数の
複合半導体装置を配置することができず省スペー
ス化を図れないという問題点があつた。
る場合、外部端子板１０が側面に露出しているた
めに放電等の危険性を考慮して近接位置に複数の
複合半導体装置を配置することができず省スペー
ス化を図れないという問題点があつた。
この考案は、このような問題点を解消するため
になされたもので、外部端子板の電気的絶縁が十
分維持でき、外部装置に取付けた場合に省スペー
ス化に寄与し得る複合半導体装置を得ることを目
的としている。
になされたもので、外部端子板の電気的絶縁が十
分維持でき、外部装置に取付けた場合に省スペー
ス化に寄与し得る複合半導体装置を得ることを目
的としている。
［問題点を解決するための手段］
この考案にかかる複合半導体装置は、絶縁ケー
スの側面にポケツト部を設け、このポケツト部に
外部端子板の一端を挿入するようにしたものであ
る。
スの側面にポケツト部を設け、このポケツト部に
外部端子板の一端を挿入するようにしたものであ
る。
［作用］
ポケツト部により外部端子板の一端が覆われ端
部が露出せず、放熱板との鉛面距離が長くなる。
部が露出せず、放熱板との鉛面距離が長くなる。
［実施例］
第１図はこの考案の一実施例を示す複合半導体
装置の外観図、第２図はその横断面図、第３図は
外部回路の構成例を示す回路図である。
装置の外観図、第２図はその横断面図、第３図は
外部回路の構成例を示す回路図である。
なお、従来例を示す第４図および第５図と同一
又は相当部分は同一符号を付してある。
又は相当部分は同一符号を付してある。
上記の図において、１３は絶縁ケース１の側面
にその上部から下部に向つて形成したポケツト部
である。このポケツト部１３に図示では窓１３ａ
が形成されるが、特にこの窓１３ａを設けず、上
部まで閉じられた形状としてもよい。
にその上部から下部に向つて形成したポケツト部
である。このポケツト部１３に図示では窓１３ａ
が形成されるが、特にこの窓１３ａを設けず、上
部まで閉じられた形状としてもよい。
上記のポケツト部１３に外部端子板１０の一端
を挿入し、他端をねじ１１により絶縁ケース１の
表面に配置した端子７ａ，７ｂに固定する。
を挿入し、他端をねじ１１により絶縁ケース１の
表面に配置した端子７ａ，７ｂに固定する。
外部端子１０は、例えば第３図に示す回路の例
では１０ａ，１０ｂの２種類用意することによつ
てダイオードD1，D2のアノード共通、カソード
共通および直列接続の各回路を構成することがで
きる。
では１０ａ，１０ｂの２種類用意することによつ
てダイオードD1，D2のアノード共通、カソード
共通および直列接続の各回路を構成することがで
きる。
また、図示を省略したが、絶縁ケースの両側に
ポケツト部１３を形成すれば、半導体ペレツトが
３個以上封入された場合でも外部端子板１０を複
数個使用することにより種々の結線が可能とな
る。
ポケツト部１３を形成すれば、半導体ペレツトが
３個以上封入された場合でも外部端子板１０を複
数個使用することにより種々の結線が可能とな
る。
［考案の効果］
この考案は、上記のように構成したので、絶縁
ケースのポケツト部によつて外部端子板の一端が
覆われしたがつて外部端子と放熱板との間の鉛面
距離が長くなり、十分、電気的絶縁が図れる。
ケースのポケツト部によつて外部端子板の一端が
覆われしたがつて外部端子と放熱板との間の鉛面
距離が長くなり、十分、電気的絶縁が図れる。
また、外部端子板の一端をポケツト部に挿入し
てしまうので、他の複合半導体装置を隣接して配
置することができ外部装着の省スペース化を実現
することができる。
てしまうので、他の複合半導体装置を隣接して配
置することができ外部装着の省スペース化を実現
することができる。
第１図は、この考案の一実施例を示す複合半導
体装置の外観図、第２図はその横断面図、第３図
Ａ，Ｂ，Ｃはそれぞれ外部回路の構成例を示す回
路図、第４図は従来の複合半導体装置の一例を示
す外観図、第５図はその縦断面図である。 図において、１は絶縁ケース、２は放熱板、５
は半導体ペレツト、１０は外部端子板、１３はポ
ケツト部である。
体装置の外観図、第２図はその横断面図、第３図
Ａ，Ｂ，Ｃはそれぞれ外部回路の構成例を示す回
路図、第４図は従来の複合半導体装置の一例を示
す外観図、第５図はその縦断面図である。 図において、１は絶縁ケース、２は放熱板、５
は半導体ペレツト、１０は外部端子板、１３はポ
ケツト部である。
Claims (1)
- 絶縁ケースと、このケースの底面に設けた放熱
板と、絶縁ケース内に封入した複数の半導体素子
と、この素子と電気的に接続され前記絶縁ケース
の表面に配置した複数の端子と、この端子間にま
たがり前記絶縁ケースの側面で所定回路を形成す
る外部端子板とを有する複合半導体装置におい
て、前記絶縁ケースの側面に少なくとも１つのポ
ケツト部を設け、このポケツト部に前記外部端子
板の一端を挿入したことを特徴とする複合半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15482084U JPH0246058Y2 (ja) | 1984-10-12 | 1984-10-12 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15482084U JPH0246058Y2 (ja) | 1984-10-12 | 1984-10-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6169847U JPS6169847U (ja) | 1986-05-13 |
| JPH0246058Y2 true JPH0246058Y2 (ja) | 1990-12-05 |
Family
ID=30712815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15482084U Expired JPH0246058Y2 (ja) | 1984-10-12 | 1984-10-12 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0246058Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5490276B2 (ja) * | 2013-03-05 | 2014-05-14 | 三菱電機株式会社 | パワー半導体装置 |
-
1984
- 1984-10-12 JP JP15482084U patent/JPH0246058Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6169847U (ja) | 1986-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930006816A (ko) | 반도체 장치 및 그 제조방법 | |
| US4518982A (en) | High current package with multi-level leads | |
| KR100352760B1 (ko) | 세라믹 콘덴서 실장 구조 | |
| JPH0246058Y2 (ja) | ||
| US3323021A (en) | Combination terminal block and electrical component assembly | |
| JP4266814B2 (ja) | 接続端子構造 | |
| US5361189A (en) | External lead terminal adaptor and semiconductor device | |
| JP2570337Y2 (ja) | 電気接続箱 | |
| JP2578743Y2 (ja) | 複合半導体装置 | |
| JPH0317548Y2 (ja) | ||
| JPS6037040Y2 (ja) | 高圧整流装置 | |
| JPS5849632Y2 (ja) | 半導体整流装置 | |
| CN216596981U (zh) | 一种集成母线装置及电子设备 | |
| JPS598364Y2 (ja) | 電子機器用絶縁ケ−ス | |
| JPS62174963A (ja) | 電力変換装置の主回路 | |
| JPH0686345U (ja) | 複合半導体装置 | |
| JPS6011650Y2 (ja) | 電子回路装置 | |
| JPH0129791Y2 (ja) | ||
| JPS5846551Y2 (ja) | プリント配線板用コネクタ | |
| JPS58131638U (ja) | 混成集積回路装置 | |
| EP0181975A1 (en) | Semiconductor device comprising a support body | |
| JPS6029827Y2 (ja) | 電気計器の端子装置 | |
| JPS61276240A (ja) | 混成集積回路 | |
| JPS5910796Y2 (ja) | 電気機器の冷却構造 | |
| JPS6236294Y2 (ja) |