JPH0246076A - ビデオ信号処理装置 - Google Patents
ビデオ信号処理装置Info
- Publication number
- JPH0246076A JPH0246076A JP19737888A JP19737888A JPH0246076A JP H0246076 A JPH0246076 A JP H0246076A JP 19737888 A JP19737888 A JP 19737888A JP 19737888 A JP19737888 A JP 19737888A JP H0246076 A JPH0246076 A JP H0246076A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- screen
- main screen
- data group
- reduced
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 28
- 239000002131 composite material Substances 0.000 claims abstract description 14
- 238000003860 storage Methods 0.000 claims description 9
- 230000004044 response Effects 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000003786 synthesis reaction Methods 0.000 claims 1
- 238000000926 separation method Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 7
- 230000001360 synchronised effect Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
Landscapes
- Studio Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、ビデオ信号処理装置に関し、特に画面合成機
能を有するビデオ信号処理装置に関する。
能を有するビデオ信号処理装置に関する。
背景技術
複数のビデオ信号を扱い、１つの画面内に２次元的に縮
小した画面を設けて単一の画面に２つの複合ビデオ信号
による２つの映像を同時に表示する画面合成機能を有す
るビデオ信号処理装置の一例を第５図に示す。
小した画面を設けて単一の画面に２つの複合ビデオ信号
による２つの映像を同時に表示する画面合成機能を有す
るビデオ信号処理装置の一例を第５図に示す。
第５図において、２つのビデオ入力端子ＩＮ、、ＩＮ２
に供給された入力複合ビデオ信号ｖ１、ｖ２は、切換ス
イッチ１に供給される。切換スイッチ１は、切換指令信
号ＶＳＥＬに応じて２つの入力複合ビデオ信号ｖ１、ｖ
２のうちの一方を親画面信号ａとして出力し、かつ２つ
の入力複合ビデオ信号Ｖｌ 、Ｖ２のうちの他方を子画
面信号すとして出力する構成となっている。子画面信号
すは、Ｙ／Ｃ分離回路２及び同期分離回路３に供給され
、親画面信号ａは、切換スイッチ４の一方の入力端子及
び同期分離回路５に供給される。
に供給された入力複合ビデオ信号ｖ１、ｖ２は、切換ス
イッチ１に供給される。切換スイッチ１は、切換指令信
号ＶＳＥＬに応じて２つの入力複合ビデオ信号ｖ１、ｖ
２のうちの一方を親画面信号ａとして出力し、かつ２つ
の入力複合ビデオ信号Ｖｌ 、Ｖ２のうちの他方を子画
面信号すとして出力する構成となっている。子画面信号
すは、Ｙ／Ｃ分離回路２及び同期分離回路３に供給され
、親画面信号ａは、切換スイッチ４の一方の入力端子及
び同期分離回路５に供給される。
Ｙ／Ｃ分離回路２においては、子画面信号すから輝度信
号Ｙと色信号Ｃとが分離される。輝度信号Ｙは、アナロ
グ・ディジタル（以下、Ａ／Ｄと称する）変換器６及び
クロマデコーダ７に供給される。また、色信号Ｃは、ク
ロマデコーダ７のみに供給される。
号Ｙと色信号Ｃとが分離される。輝度信号Ｙは、アナロ
グ・ディジタル（以下、Ａ／Ｄと称する）変換器６及び
クロマデコーダ７に供給される。また、色信号Ｃは、ク
ロマデコーダ７のみに供給される。
Ａ／Ｄ変換器６には、メモリコントローラ８から所定周
波数の書き込みタイミングパルスＷ１が供給されている
。このＡ／Ｄ変換器６においでは、書き込みタイミング
パルスＷｌによって輝度信号Ｙのサンプリングがなされ
、得られたサンプル値に応じたディジタルデータが生成
される。このＡ／Ｄｉ換器６の出力データは、メモリ９
に供給される。
波数の書き込みタイミングパルスＷ１が供給されている
。このＡ／Ｄ変換器６においでは、書き込みタイミング
パルスＷｌによって輝度信号Ｙのサンプリングがなされ
、得られたサンプル値に応じたディジタルデータが生成
される。このＡ／Ｄｉ換器６の出力データは、メモリ９
に供給される。
また、クロマデコーダ７においては、色信号Ｃの復調処
理がなされて色差信号Ｒ−ＹＳＢ−Ｙが生成される。こ
れら色差信号Ｒ−Ｙ、Ｂ−Ｙは、マルチプレクサ１０に
供給される。マルチプレクサ１０は、メモリコントロー
ラ８からの書き込みタイミングパルスＷ２によって色差
信号Ｒ−Ｙ。
理がなされて色差信号Ｒ−ＹＳＢ−Ｙが生成される。こ
れら色差信号Ｒ−Ｙ、Ｂ−Ｙは、マルチプレクサ１０に
供給される。マルチプレクサ１０は、メモリコントロー
ラ８からの書き込みタイミングパルスＷ２によって色差
信号Ｒ−Ｙ。
Ｂ−Ｙを所定期間おきに交互に出力するように構成され
ている。このマルチプレクサ１０から交互に出力された
色差信号Ｒ−Ｙ、Ｂ−Ｙは、Ａ／Ｄ変換器１１に供給さ
れる。Ａ／Ｄ変換器１１にはＡ／Ｄ変換器６と同様にメ
モリコントローラ８から書き込みタイミングパルスｗ３
が供給されている。Ａ／Ｄ変換器１１においては書き込
みタイミングパルスＷ３によって交互に出力された色差
信号Ｒ−Ｙ、Ｂ−Ｙのサンプリングが順次なされ、得ら
れたサンプル値に応じたディジタルデータが生成される
。このＡ／Ｄ変換器１１の出力データはメモリ９に供給
される。
ている。このマルチプレクサ１０から交互に出力された
色差信号Ｒ−Ｙ、Ｂ−Ｙは、Ａ／Ｄ変換器１１に供給さ
れる。Ａ／Ｄ変換器１１にはＡ／Ｄ変換器６と同様にメ
モリコントローラ８から書き込みタイミングパルスｗ３
が供給されている。Ａ／Ｄ変換器１１においては書き込
みタイミングパルスＷ３によって交互に出力された色差
信号Ｒ−Ｙ、Ｂ−Ｙのサンプリングが順次なされ、得ら
れたサンプル値に応じたディジタルデータが生成される
。このＡ／Ｄ変換器１１の出力データはメモリ９に供給
される。
一方、同期分離回路３においては、子画面信号すから水
平及び垂直同期信号Ｈ（ｂ）、Ｖ（ｂ）が分離される。
平及び垂直同期信号Ｈ（ｂ）、Ｖ（ｂ）が分離される。
また、同期分離回路５においては、親画面信号ａから水
平及び垂直同期信号収ａ）、Ｖ（ａ）が分離されて同期
切換／発生回路１５に供給される。
平及び垂直同期信号収ａ）、Ｖ（ａ）が分離されて同期
切換／発生回路１５に供給される。
同期切換／発生回路１５は、メモリコントローラ８から
の制御信号Ｃ０ＮＴによって同期分離回路３の出力を書
き込み用の水平及び垂直同期信号ｎ（Ｗ）、Ｖ（Ｗ）と
して出力し、かつ同期分離回路５の出力を読み出し用の
水平及び垂直同期信号Ｈ（１？）、Ｖ （１？）として
出力する構成となっている。この同期切換／発生回路１
５から出力された書き込み用及び読み出し用の同期信号
）１（Ｗ）、Ｖ （Ｗ）、Ｈ（Ｒ）、Ｖ（Ｒ）ハ、メモ
リコントローラ８に供給される。メモリコントローラ８
は、書き込み用の同期信号Ｈ（Ｗ）、Ｖ （Ｗ）によっ
て書き込みタイミングパルスｗ１〜ｗ４を生成し、読み
出し用の同期信号Ｈ（Ｒ）、Ｖ（Ｒ）によって読み出し
タイミングパルス「１〜ｒ４を生成するように構成され
ている。尚、書き込みタイミングパルスＷＩ−Ｗ４及び
読み出しタイミングパルス「１〜ｒ４の発生タイミング
によって例えばＡ／Ｄ変換器６．１１で行なわれる画面
の横方向のサンプリングにおいて３サンプルのうちの２
サンプルが間引かれ、縦方向のサンプングにおいて３走
査線のうちの２走査線のサンプルが間引かれて画面を１
／９に縮小する縮小処理がなされる。
の制御信号Ｃ０ＮＴによって同期分離回路３の出力を書
き込み用の水平及び垂直同期信号ｎ（Ｗ）、Ｖ（Ｗ）と
して出力し、かつ同期分離回路５の出力を読み出し用の
水平及び垂直同期信号Ｈ（１？）、Ｖ （１？）として
出力する構成となっている。この同期切換／発生回路１
５から出力された書き込み用及び読み出し用の同期信号
）１（Ｗ）、Ｖ （Ｗ）、Ｈ（Ｒ）、Ｖ（Ｒ）ハ、メモ
リコントローラ８に供給される。メモリコントローラ８
は、書き込み用の同期信号Ｈ（Ｗ）、Ｖ （Ｗ）によっ
て書き込みタイミングパルスｗ１〜ｗ４を生成し、読み
出し用の同期信号Ｈ（Ｒ）、Ｖ（Ｒ）によって読み出し
タイミングパルス「１〜ｒ４を生成するように構成され
ている。尚、書き込みタイミングパルスＷＩ−Ｗ４及び
読み出しタイミングパルス「１〜ｒ４の発生タイミング
によって例えばＡ／Ｄ変換器６．１１で行なわれる画面
の横方向のサンプリングにおいて３サンプルのうちの２
サンプルが間引かれ、縦方向のサンプングにおいて３走
査線のうちの２走査線のサンプルが間引かれて画面を１
／９に縮小する縮小処理がなされる。
書き込みタイミングパルスＷ４はメモリ８に供給され、
Ａ／Ｄ変携器６．１０の各々から出力される輝度データ
及び色データがメモリ９に順次書き込まれる。また、そ
れと同時に読み出しタイミングパルスｒ１がメモリ９に
供給されてメモリ９に書き込まれているデータが順次読
み出される。
Ａ／Ｄ変携器６．１０の各々から出力される輝度データ
及び色データがメモリ９に順次書き込まれる。また、そ
れと同時に読み出しタイミングパルスｒ１がメモリ９に
供給されてメモリ９に書き込まれているデータが順次読
み出される。
メモリ９から読み出された輝度データ及び色データは、
ディジタル・アナログ（以下、Ｄ／Ａと称する）変換器
１６．１７に供給される。これらＤ／Ａ変換器１６．１
７においては、読み出しタイミングパルスｒ２、ｒ３に
よって入力データに対応する瞬時レベルを有するアナロ
グ信号が形成され、Ｄ／Ａ変換器１６からは輝度信号Ｙ
が出力され、Ｄ／Ａ変換器１７からは色差信号Ｒ−Ｙ及
びＢ−Ｙが所定期間おきに交互に出力される。Ｄ／Ａ変
換器１６の出力は、クロマエンコーダ１８に供給される
。また、Ｄ／Ａ変換器１７の出力は、デマルチプレクサ
１９に供給され、読み出しタイミングパルスｒ４によっ
て色差信号Ｒ−Ｙ及びＢ−Ｙが互いに分離されたのちク
ロマエンコーダ１８に供給される。クロマエンコーダ１
８にはメモリコントローラ８からブランキング信号１３
Ｌが供給される。クロマエンコーダ１８は、ブランキン
グ信号１３Ｌの不存在時は色差信号Ｒ−Ｙ及びＢ−Ｙに
よるカラーサブキャリヤの変調を行って色信号を形成し
たのち輝度信号と合成して出力し、ブランキング信号Ｂ
Ｌの存在時は黒レベル信号を出力する構成となっている
。このクロマエンコーダ１８の出力は、加算器２０に供
給されて同期切換／発生回路１５から出力される同期信
号が付加され、子画面信号すから変換されてメモリ９に
記憶された画面データ群から変換された縮小画面データ
に対応する縮小画面信号を含む複合ビデオ信号となる。
ディジタル・アナログ（以下、Ｄ／Ａと称する）変換器
１６．１７に供給される。これらＤ／Ａ変換器１６．１
７においては、読み出しタイミングパルスｒ２、ｒ３に
よって入力データに対応する瞬時レベルを有するアナロ
グ信号が形成され、Ｄ／Ａ変換器１６からは輝度信号Ｙ
が出力され、Ｄ／Ａ変換器１７からは色差信号Ｒ−Ｙ及
びＢ−Ｙが所定期間おきに交互に出力される。Ｄ／Ａ変
換器１６の出力は、クロマエンコーダ１８に供給される
。また、Ｄ／Ａ変換器１７の出力は、デマルチプレクサ
１９に供給され、読み出しタイミングパルスｒ４によっ
て色差信号Ｒ−Ｙ及びＢ−Ｙが互いに分離されたのちク
ロマエンコーダ１８に供給される。クロマエンコーダ１
８にはメモリコントローラ８からブランキング信号１３
Ｌが供給される。クロマエンコーダ１８は、ブランキン
グ信号１３Ｌの不存在時は色差信号Ｒ−Ｙ及びＢ−Ｙに
よるカラーサブキャリヤの変調を行って色信号を形成し
たのち輝度信号と合成して出力し、ブランキング信号Ｂ
Ｌの存在時は黒レベル信号を出力する構成となっている
。このクロマエンコーダ１８の出力は、加算器２０に供
給されて同期切換／発生回路１５から出力される同期信
号が付加され、子画面信号すから変換されてメモリ９に
記憶された画面データ群から変換された縮小画面データ
に対応する縮小画面信号を含む複合ビデオ信号となる。
同期切換／発生回路１５は、アナログ系の水平及び垂直
同期信号すなわち同期分離回路５によって親画面信号ａ
から分離された水平及び垂直同期信号によって加算器２
０に供給する同期信号を発生するように構成されている
。
同期信号すなわち同期分離回路５によって親画面信号ａ
から分離された水平及び垂直同期信号によって加算器２
０に供給する同期信号を発生するように構成されている
。
加算器２０の出力は、切換スイッチ４の他方の入力端子
に供給される。切換スイッチ４の制御入力端子にはメモ
リコントローラ８から切換制御信号＾／Ｄ ＳＥＬが供
給されている。切換スイッチ４は、例えば切換制御信号
Ａ／Ｄ ＳＥＬが高レベルのときはディジタル系のビデ
オ信号すなわち加算器２０の出力を選択的に出力し、切
換制御信号Ａ／Ｄ ＳＥＬが低レベルのときはアナログ
系のビデオ信号すなわち切換スイッチ１から直接供給さ
れた親画面信号ａを選択的に出力する構成となっている
。
に供給される。切換スイッチ４の制御入力端子にはメモ
リコントローラ８から切換制御信号＾／Ｄ ＳＥＬが供
給されている。切換スイッチ４は、例えば切換制御信号
Ａ／Ｄ ＳＥＬが高レベルのときはディジタル系のビデ
オ信号すなわち加算器２０の出力を選択的に出力し、切
換制御信号Ａ／Ｄ ＳＥＬが低レベルのときはアナログ
系のビデオ信号すなわち切換スイッチ１から直接供給さ
れた親画面信号ａを選択的に出力する構成となっている
。
メモリコントローラ８は、第６図及び第７図に示す如き
切換制御信号Ａ／Ｄ ＳＥＬ及びブランキング信号ＢＬ
を出力するように構成されている。すなわち、第６図（
Ａ）に示す如き読み出し用の垂直同期信号Ｖ（Ｒ）が供
給されているとき、切換制御信号Ａ／Ｄ ＳＥＬは同図
（Ｂ）に示す如＜ＩＶ（１垂直走査期間）内の期間Ｂに
おいてのみ高レベルとなる。
切換制御信号Ａ／Ｄ ＳＥＬ及びブランキング信号ＢＬ
を出力するように構成されている。すなわち、第６図（
Ａ）に示す如き読み出し用の垂直同期信号Ｖ（Ｒ）が供
給されているとき、切換制御信号Ａ／Ｄ ＳＥＬは同図
（Ｂ）に示す如＜ＩＶ（１垂直走査期間）内の期間Ｂに
おいてのみ高レベルとなる。
また、ブランキング信号ＢＬは、同図（Ｃ）に示す如く
読み出し用の水平及び垂直同期信号に同期して高レベル
となる。第７図は、各信号波形を拡大した図である。第
７図（Ａ）に示す如き読み出し用の水平同期信号Ｈ（Ｒ
）が供給されると、切換制御信号Ａ／Ｄ ＳＥＬは同図
（Ｂ）に示す如く１水平走査期間（ＩＨ）内の期間Ｅに
おいてのみ高レベルとなる。また、ブランキング信号Ｂ
しは、同図（Ｃ）に示す如く読み出し用の水平同期信号
＋１（Ｒ）に同期して高レベルとなる。
読み出し用の水平及び垂直同期信号に同期して高レベル
となる。第７図は、各信号波形を拡大した図である。第
７図（Ａ）に示す如き読み出し用の水平同期信号Ｈ（Ｒ
）が供給されると、切換制御信号Ａ／Ｄ ＳＥＬは同図
（Ｂ）に示す如く１水平走査期間（ＩＨ）内の期間Ｅに
おいてのみ高レベルとなる。また、ブランキング信号Ｂ
しは、同図（Ｃ）に示す如く読み出し用の水平同期信号
＋１（Ｒ）に同期して高レベルとなる。
従って、切換スイッチ４から出力されたビデオ信号によ
って第８図に示す如き画面が形成され、アナログ系のビ
デオ信号である親画面信号ａによる親画面Ｐａにディジ
タル系のビデオ信号すなわち子画面信号すから変換され
てメモリ９に記憶された画面データ群から変換された縮
小画面データに対応する縮小画面信号による子画面ｐｂ
が合成される。
って第８図に示す如き画面が形成され、アナログ系のビ
デオ信号である親画面信号ａによる親画面Ｐａにディジ
タル系のビデオ信号すなわち子画面信号すから変換され
てメモリ９に記憶された画面データ群から変換された縮
小画面データに対応する縮小画面信号による子画面ｐｂ
が合成される。
以上の如き従来のビデオ信号処理装置においては、親画
面信号ａが存在しない場合は、切換スイッチ４から出力
されるビデオ信号中に垂直同期信号が存在しないので、
画像が乱れることとなる。
面信号ａが存在しない場合は、切換スイッチ４から出力
されるビデオ信号中に垂直同期信号が存在しないので、
画像が乱れることとなる。
また、それと同時に同期切換／発生回路１５から読み出
し用の同期信号が出力されず、メモリコントローラ８か
ら出力される読み出しタイミングパルス「１〜「４のタ
イミングがメモリコントローラ８内の例えばＰＬＬ回路
のｖＣＯの自走周波数の出力パルスに同期したタイミン
グとなり、子画面の位置が安定せず、再生画像が極めて
見苦しくなるという問題があった。
し用の同期信号が出力されず、メモリコントローラ８か
ら出力される読み出しタイミングパルス「１〜「４のタ
イミングがメモリコントローラ８内の例えばＰＬＬ回路
のｖＣＯの自走周波数の出力パルスに同期したタイミン
グとなり、子画面の位置が安定せず、再生画像が極めて
見苦しくなるという問題があった。
そこで、親画面となるビデオ信号が供給されてないとき
は、親画面となるビデオ信号の代わりとなるビデオ信号
或いは同期信号を発生する回路を設けることが考えられ
るが、そうすると回路規模が大になって製造コストが高
くなるという問題が生じることとなる。
は、親画面となるビデオ信号の代わりとなるビデオ信号
或いは同期信号を発生する回路を設けることが考えられ
るが、そうすると回路規模が大になって製造コストが高
くなるという問題が生じることとなる。
発明の概要
本発明は、上記した点に鑑みてなされたものであって、
親画面を形成する複合ビデオ信号が存在しないときでも
安定した子画面を形成することができるビデオ信号処理
装置を提供することを目的とする。
親画面を形成する複合ビデオ信号が存在しないときでも
安定した子画面を形成することができるビデオ信号処理
装置を提供することを目的とする。
上記目的を達成するために本発明によるビデオ信号処理
装置においては、親画面信号の存否を示す親画面信号検
出信号を発生する検出手段を設け、子画面信号を親画面
上の子画面領域内の縮小画面信号に変換して切換指令信
号と共に出力する画面信号変換手段は、子画面信号を画
面データ群に変換する第１変換手段と、画面データ群を
記憶する記憶手段と、親画面信号検出信号が親画面信号
の存在を示すときは前記親画面信号中の同期信号によっ
て記憶手段の画面データ群を親画面上の子画面領域内の
縮小画面データ群に変換して切換指令信号と共に出力す
る一方親画面信号検出信号が親画面信号の不存在を示す
ときは子画面信号中の同期信号によって記憶手段の画面
データ群を縮小画面データ群に変換して切換指令信号と
共に出力する第２変換手段と、縮小画面デー２群に対応
する縮小画面信号を形成する画面信号形成手段とで形成
するようにし、信号選択手段は、親画面検出信号が親画
面信号の不存在を示すときは画面信号形成手段の出力の
みを選択的に出力する構成となるようにしている。
装置においては、親画面信号の存否を示す親画面信号検
出信号を発生する検出手段を設け、子画面信号を親画面
上の子画面領域内の縮小画面信号に変換して切換指令信
号と共に出力する画面信号変換手段は、子画面信号を画
面データ群に変換する第１変換手段と、画面データ群を
記憶する記憶手段と、親画面信号検出信号が親画面信号
の存在を示すときは前記親画面信号中の同期信号によっ
て記憶手段の画面データ群を親画面上の子画面領域内の
縮小画面データ群に変換して切換指令信号と共に出力す
る一方親画面信号検出信号が親画面信号の不存在を示す
ときは子画面信号中の同期信号によって記憶手段の画面
データ群を縮小画面データ群に変換して切換指令信号と
共に出力する第２変換手段と、縮小画面デー２群に対応
する縮小画面信号を形成する画面信号形成手段とで形成
するようにし、信号選択手段は、親画面検出信号が親画
面信号の不存在を示すときは画面信号形成手段の出力の
みを選択的に出力する構成となるようにしている。
また、画面信号形成手段は、親画面信号検出信号が親画
面信号の不存在を示すときは切換指令信号に応答して縮
小画面データ群に対応する画像を含む複合ビデオ信号を
出力する構成となるようにすることにより、子画面以外
の部分を所定の色にすることができて好ましい。
面信号の不存在を示すときは切換指令信号に応答して縮
小画面データ群に対応する画像を含む複合ビデオ信号を
出力する構成となるようにすることにより、子画面以外
の部分を所定の色にすることができて好ましい。
実施例
以下、本発明の実施例につき第１図乃至第４図を参照し
て詳細に説明する。
て詳細に説明する。
第１図に示す如く、切換スイッチ１．４、Ｙ／Ｃ分離回
路２、同期分離回路３．５、Ａ／Ｄ変換器６．１１、ク
ロマデコーダ７、メモリコントローラ８、メモリ９、マ
ルチプレクサ１０、同期切換／発生回路１５、Ｄ／Ａ変
換器１６．１７、クロマエンコーダ１８、デマルチプレ
クサ１９、加算器２０は、第５図の装置と同様に接続さ
れている。しかしながら、本例においては同期分離回路
５から出力されて同期切換／発生回路１５に供給される
垂直同期信号Ｖ（ａ）は、更に親画面信号検出器２５に
供給される。親画面信号検出器２５は、垂直同期信号Ｖ
（ａ）が存在するとき低レベルとなりかつ垂直同期信
号Ｖ（ａ）が存在しないとき高レベルとなって親画面信
号ａの存否を示す親画面信号検出信号ＤＥＴを発生する
ように構成されている。この検出信号ＤＥＴは、メモリ
コントローラ８に供給されると共にＯＲ（論理和）ゲー
ト２６及びＡＮＤ（論理積）ゲート２７の一人力となっ
ている。
路２、同期分離回路３．５、Ａ／Ｄ変換器６．１１、ク
ロマデコーダ７、メモリコントローラ８、メモリ９、マ
ルチプレクサ１０、同期切換／発生回路１５、Ｄ／Ａ変
換器１６．１７、クロマエンコーダ１８、デマルチプレ
クサ１９、加算器２０は、第５図の装置と同様に接続さ
れている。しかしながら、本例においては同期分離回路
５から出力されて同期切換／発生回路１５に供給される
垂直同期信号Ｖ（ａ）は、更に親画面信号検出器２５に
供給される。親画面信号検出器２５は、垂直同期信号Ｖ
（ａ）が存在するとき低レベルとなりかつ垂直同期信
号Ｖ（ａ）が存在しないとき高レベルとなって親画面信
号ａの存否を示す親画面信号検出信号ＤＥＴを発生する
ように構成されている。この検出信号ＤＥＴは、メモリ
コントローラ８に供給されると共にＯＲ（論理和）ゲー
ト２６及びＡＮＤ（論理積）ゲート２７の一人力となっ
ている。
メモリコントローラ８は、検出信号ＤＯＴが高レベルに
なったときは同期分離回路５によって子画面信号ａから
分離された水平及び垂直同期信号旧ａ）、Ｖ （ａ）を
読み出し用同期信号として出力させる制御信号Ｃ０ＮＴ
を同期切換／発生回路１５に送出するように構成されて
いる。
なったときは同期分離回路５によって子画面信号ａから
分離された水平及び垂直同期信号旧ａ）、Ｖ （ａ）を
読み出し用同期信号として出力させる制御信号Ｃ０ＮＴ
を同期切換／発生回路１５に送出するように構成されて
いる。
ＯＲゲート２６にはメモリコントローラ８から出力され
る切換制御信号Ａ／Ｄ ＳＥＬが他人力として供給され
る。このＯＲゲート２６の出力は、切換スイッチ４の制
御入力になっている。また、ＡＮＤゲート２７にはメモ
リコントローラ８から出力される切換制御信号＾／Ｄ
ＳＥＬがインバータ２８を介して他人力として供給され
ている。このＡＮＤゲート２７から出力される高レベル
信号は、ＯＲゲート２９を介してブランキング信号ｒ３
Ｌと共にブランキング信号ＢＬ″とじてクロマエンコー
ダ１８に供給される。
る切換制御信号Ａ／Ｄ ＳＥＬが他人力として供給され
る。このＯＲゲート２６の出力は、切換スイッチ４の制
御入力になっている。また、ＡＮＤゲート２７にはメモ
リコントローラ８から出力される切換制御信号＾／Ｄ
ＳＥＬがインバータ２８を介して他人力として供給され
ている。このＡＮＤゲート２７から出力される高レベル
信号は、ＯＲゲート２９を介してブランキング信号ｒ３
Ｌと共にブランキング信号ＢＬ″とじてクロマエンコー
ダ１８に供給される。
以上の構成において、親画面信号ａが存在するときは、
親画面信号検出器２５の出力は低レベルとなる。そうす
ると、ＡＮＤゲート２７の一人力が低レベルとなるので
、このＡＮＤゲート２７の出力は、常時低レベルとなる
。このため、メモリコントローラ８から出力されるブラ
ンキング信号ＢＬのみがＯＲゲート２９を介してクロマ
エンコーダ１８に供給される。また、切換制御信号Ａ／
Ｄ ＳＥＬは、ＯＲゲート２６を介して切換スイッチ４
に供給されるので、第５図の装置と同様に画面合成がな
される。
親画面信号検出器２５の出力は低レベルとなる。そうす
ると、ＡＮＤゲート２７の一人力が低レベルとなるので
、このＡＮＤゲート２７の出力は、常時低レベルとなる
。このため、メモリコントローラ８から出力されるブラ
ンキング信号ＢＬのみがＯＲゲート２９を介してクロマ
エンコーダ１８に供給される。また、切換制御信号Ａ／
Ｄ ＳＥＬは、ＯＲゲート２６を介して切換スイッチ４
に供給されるので、第５図の装置と同様に画面合成がな
される。
次に、親画面信号ａが存在しないときは、親画面信号検
出器２５から出力される親画面信号検出信号ＤＥＴが高
レベルとなる。そうすると、メモリコントローラ８から
出力される制御信号Ｃ０ＮＴによって同期切換／発生回
路１５から子画面信号すから分離された水平及び垂直同
期信号＋１（ｂ）、Ｖ （ｂ）が読み出し用の同期信号
Ｈ（Ｒ）、Ｖ （Ｒ）として出力される。そうすると、
メモリコントローラ８において、水平及び垂直同期信号
Ｈ（ｂ）、Ｖ（ｂ）によって読み出しタイミングパルス
ｒ１〜「４が生成される。また、親画面信号検出信号Ｄ
ＥＴは、ＯＲゲート２６を介して切換スイッチ４に供給
されるので、切換スイッチ４からはディジタル系のビデ
オ信号すなわちメモリ９に記憶された画面データ群から
変換された縮小画面データに対応する縮小画面信号のみ
が選択的に出力されるようになる。
出器２５から出力される親画面信号検出信号ＤＥＴが高
レベルとなる。そうすると、メモリコントローラ８から
出力される制御信号Ｃ０ＮＴによって同期切換／発生回
路１５から子画面信号すから分離された水平及び垂直同
期信号＋１（ｂ）、Ｖ （ｂ）が読み出し用の同期信号
Ｈ（Ｒ）、Ｖ （Ｒ）として出力される。そうすると、
メモリコントローラ８において、水平及び垂直同期信号
Ｈ（ｂ）、Ｖ（ｂ）によって読み出しタイミングパルス
ｒ１〜「４が生成される。また、親画面信号検出信号Ｄ
ＥＴは、ＯＲゲート２６を介して切換スイッチ４に供給
されるので、切換スイッチ４からはディジタル系のビデ
オ信号すなわちメモリ９に記憶された画面データ群から
変換された縮小画面データに対応する縮小画面信号のみ
が選択的に出力されるようになる。
また、親画面信号検出信号ＤＥＴは、更にＡＮＤゲート
２７の一人力となっているので、ＡＮＤゲート２７の出
力はメモリコントローラ８から切換制御信号Ａ／Ｄ Ｓ
ＥＬが出力されたとき高レベルとなり、クロマエンコー
ダ１８にブランキング信号ＩＩＬ°が供給される。この
結果、第２図（Ａ）に示す如く読み出し用の垂直同期信
号Ｖ（Ｒ）がメモリコントローラ８に供給され、切換指
令信号Ａ／Ｄ ＳＥＬ及びブランキング信号ＢＬは、同
図（Ｂ）及び同図（Ｃ）にそれぞれ示す如く第５図の装
置と同様に出力されるが、クロマエンコーダ１８に供給
されるブランキング信号ＢＬ’は、同図（Ｄ）に示す如
くなる。また、第３図（Ａ）に示す如く読み出し用の水
平同期信号１１（１？）がメモリコントローラ８に０（
給され、切換指令信号Ａ／Ｄ ＳＥＬ及びブランキング
信号ｒ３Ｌは、同図（Ｂ）及び同図（Ｃ）にそれぞれ示
す如く第５図の装置と同様に出力されるが、クロマエン
コーダ１８に供給されるブランキング信号ＢＬ’は、同
図（Ｄ）に示す如くなる。
２７の一人力となっているので、ＡＮＤゲート２７の出
力はメモリコントローラ８から切換制御信号Ａ／Ｄ Ｓ
ＥＬが出力されたとき高レベルとなり、クロマエンコー
ダ１８にブランキング信号ＩＩＬ°が供給される。この
結果、第２図（Ａ）に示す如く読み出し用の垂直同期信
号Ｖ（Ｒ）がメモリコントローラ８に供給され、切換指
令信号Ａ／Ｄ ＳＥＬ及びブランキング信号ＢＬは、同
図（Ｂ）及び同図（Ｃ）にそれぞれ示す如く第５図の装
置と同様に出力されるが、クロマエンコーダ１８に供給
されるブランキング信号ＢＬ’は、同図（Ｄ）に示す如
くなる。また、第３図（Ａ）に示す如く読み出し用の水
平同期信号１１（１？）がメモリコントローラ８に０（
給され、切換指令信号Ａ／Ｄ ＳＥＬ及びブランキング
信号ｒ３Ｌは、同図（Ｂ）及び同図（Ｃ）にそれぞれ示
す如く第５図の装置と同様に出力されるが、クロマエン
コーダ１８に供給されるブランキング信号ＢＬ’は、同
図（Ｄ）に示す如くなる。
そうすると、切換スイッチ４から出力される複合ビデオ
信号の縮小画面信号部分を除く部分が黒レベル信号とな
るので、第４図に示す如く黒画面からなる親画面Ｐａに
子画面ｐｂを挿入して得られる画面が形成される。
信号の縮小画面信号部分を除く部分が黒レベル信号とな
るので、第４図に示す如く黒画面からなる親画面Ｐａに
子画面ｐｂを挿入して得られる画面が形成される。
尚、上記実施例においては親画面信号ａを検出する検出
手段は、垂直同期信号の有無によって検出する構成であ
るとしたが、該検出手段は水平同期信号の有無によって
検出する構成であってもよい。また、上記実施例におい
てはクロマエンコーダ１８にブランキング信号ＢＬ“を
供給して切換スイッチ４から出力されるビデオ信号の縮
小画面信号部以外の部分を黒レベルにして子画面以外の
部分を黒画面にするとしたが、切換スイッチ４から出力
される複合ビデオ信号の縮小画面信号部以外の部分は黒
レベル以外のいずれのレベルに固定されるようにしても
よ（、子画面以外の部分が何色になってもよい。
手段は、垂直同期信号の有無によって検出する構成であ
るとしたが、該検出手段は水平同期信号の有無によって
検出する構成であってもよい。また、上記実施例におい
てはクロマエンコーダ１８にブランキング信号ＢＬ“を
供給して切換スイッチ４から出力されるビデオ信号の縮
小画面信号部以外の部分を黒レベルにして子画面以外の
部分を黒画面にするとしたが、切換スイッチ４から出力
される複合ビデオ信号の縮小画面信号部以外の部分は黒
レベル以外のいずれのレベルに固定されるようにしても
よ（、子画面以外の部分が何色になってもよい。
発明の効果
以上詳述した如く本発明によるビデオ信号処理装置にお
いては、親画面信号の存否を示す親画面信号検出信号を
発生する検出手段を設け、子画面信号を親画面上の子画
面領域内の縮小画面信号に変換して切換指令信号と共に
出力する画面信号変換手段は、子画面信号を画面データ
群に変換する第１変換手段と、画面データ群を記憶する
記憶手段と、親画面信号検出信号が親画面信号の存在を
示すときは前記親画面信号中の同期信号によって記憶手
段の画面データ群を親画面上の子画面領域内の縮小画面
データ群に変換して切換指令信号と共に出力する一方親
画面信号検出信号が親画面信号の不存在を示すときは子
画面信号中の同期信号によって記憶手段の画面データ群
を縮小画面データ群に変換して切換指令信号と共に出力
する第２変換手段と、縮小画面データ群に対応する縮小
画面信号を形成する画面信号形成手段とで形成するよう
にし、信号選択手段は、親画面検出信号が親画面信号の
不存在を示すときは画面信号形成手段の出力のみを選択
的に出力する構成となるようにしているので、親画面信
号としてのビデオ信号が供給されてないときにおいても
親画面信号に代わる信号等を発生する回路を別途設ける
ことなく安定した縮小画面信号を形成することができ、
簡単な構成にて安定した子画面が得られるのである。
いては、親画面信号の存否を示す親画面信号検出信号を
発生する検出手段を設け、子画面信号を親画面上の子画
面領域内の縮小画面信号に変換して切換指令信号と共に
出力する画面信号変換手段は、子画面信号を画面データ
群に変換する第１変換手段と、画面データ群を記憶する
記憶手段と、親画面信号検出信号が親画面信号の存在を
示すときは前記親画面信号中の同期信号によって記憶手
段の画面データ群を親画面上の子画面領域内の縮小画面
データ群に変換して切換指令信号と共に出力する一方親
画面信号検出信号が親画面信号の不存在を示すときは子
画面信号中の同期信号によって記憶手段の画面データ群
を縮小画面データ群に変換して切換指令信号と共に出力
する第２変換手段と、縮小画面データ群に対応する縮小
画面信号を形成する画面信号形成手段とで形成するよう
にし、信号選択手段は、親画面検出信号が親画面信号の
不存在を示すときは画面信号形成手段の出力のみを選択
的に出力する構成となるようにしているので、親画面信
号としてのビデオ信号が供給されてないときにおいても
親画面信号に代わる信号等を発生する回路を別途設ける
ことなく安定した縮小画面信号を形成することができ、
簡単な構成にて安定した子画面が得られるのである。
また、画面信号形成手段は、親画面信号検出信号が親画
面信号の不存在を示すときは切換指令信号に応答して縮
小画面データ群に対応する画像を含む複合ビデオ信号を
出力する構成となるようにすることにより、子画面以外
の部分を所定の色にすることができて好ましいのである
。
面信号の不存在を示すときは切換指令信号に応答して縮
小画面データ群に対応する画像を含む複合ビデオ信号を
出力する構成となるようにすることにより、子画面以外
の部分を所定の色にすることができて好ましいのである
。
第１図は、本発明の一実施例を示すブロック図、第２図
及び第３図は、第１図の装置の各部の作用を示す波形図
、第４図は、第１図の装置によって得られる画面を示す
図、第５図は、従来のビデオ信号処理→装置を示すブロ
ック図、第６図及び第７図は、第５図の装置の各部の作
用を示す波形図、第８図は、第５図の装置によって得ら
れる画面を示す図である。 主要部分の符号の説明 ４・・・・・・切換スイッチ ８・・・・・・メモリコントローラ ９・・・・・・メモリ ２５・・・・・・親画面信号検出器 出願人 パイオニア株式会社
及び第３図は、第１図の装置の各部の作用を示す波形図
、第４図は、第１図の装置によって得られる画面を示す
図、第５図は、従来のビデオ信号処理→装置を示すブロ
ック図、第６図及び第７図は、第５図の装置の各部の作
用を示す波形図、第８図は、第５図の装置によって得ら
れる画面を示す図である。 主要部分の符号の説明 ４・・・・・・切換スイッチ ８・・・・・・メモリコントローラ ９・・・・・・メモリ ２５・・・・・・親画面信号検出器 出願人 パイオニア株式会社
Claims (2)
- （１）少なくとも２つのビデオ入力端子と、前記２つの
ビデオ入力端子の各々に供給される複合ビデオ信号をそ
れぞれ親画面信号及び子画面信号として中継する中継手
段と、前記子画面信号を親画面上の子画面領域内の縮小
画面信号に変換して切換指令信号と共に出力する画面信
号変換手段と、前記切換指令信号に応じて前記親画面信
号及び前記画面信号変換手段の出力のうちの一方を選択
的に出力して画面合成をなす信号選択手段とを含むビデ
オ信号処理装置であって、前記親画面信号の存否を示す
親画面信号検出信号を発生する検出手段を備え、前記画
面信号変換手段は、前記子画面信号を画面データ群に変
換する第１変換手段と、前記画面データ群を記憶する記
憶手段と、前記親画面信号検出信号が前記親画面信号の
存在を示すときは前記親画面信号中の同期信号によって
前記記憶手段の画面データ群を親画面上の子画面領域内
の縮小画面データ群に変換して前記切換指令信号と共に
出力する一方前記親画面信号検出信号が前記親画面信号
の不存在を示すときは前記子画面信号中の同期信号によ
って前記記憶手段の画面データ群を前記縮小画面データ
群に変換して前記切換指令信号と共に出力する第２変換
手段と、前記縮小画面データ群に対応する縮小画面信号
を形成する画面信号形成手段とからなり、前記信号選択
手段は、前記親画面検出信号が前記親画面信号の不存在
を示すときは前記画面信号形成手段の出力のみを選択的
に出力することを特徴とするビデオ信号処理装置。 - （２）前記画面信号形成手段は、前記親画面信号検出信
号が前記親画面信号の不存在を示すときは前記切換指令
信号に応答して前記縮小画面データ群に対応する画像を
含む複合ビデオ信号を出力することを特徴とする請求項
１記載のビデオ信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19737888A JPH0246076A (ja) | 1988-08-08 | 1988-08-08 | ビデオ信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19737888A JPH0246076A (ja) | 1988-08-08 | 1988-08-08 | ビデオ信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0246076A true JPH0246076A (ja) | 1990-02-15 |
Family
ID=16373514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19737888A Pending JPH0246076A (ja) | 1988-08-08 | 1988-08-08 | ビデオ信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0246076A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0600353A3 (en) * | 1992-11-30 | 1994-06-22 | Thomson Consumer Electronics | Automatic synchronization switch for multiple picture display. |
| JPH11177012A (ja) * | 1997-12-16 | 1999-07-02 | Mitsui High Tec Inc | 半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61194984A (ja) * | 1985-02-22 | 1986-08-29 | Sharp Corp | テレビジヨン受信機における画面切換消去装置 |
| JPS6212282A (ja) * | 1985-07-09 | 1987-01-21 | Mitsubishi Electric Corp | カラ−テレビジヨン受信機 |
-
1988
- 1988-08-08 JP JP19737888A patent/JPH0246076A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61194984A (ja) * | 1985-02-22 | 1986-08-29 | Sharp Corp | テレビジヨン受信機における画面切換消去装置 |
| JPS6212282A (ja) * | 1985-07-09 | 1987-01-21 | Mitsubishi Electric Corp | カラ−テレビジヨン受信機 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0600353A3 (en) * | 1992-11-30 | 1994-06-22 | Thomson Consumer Electronics | Automatic synchronization switch for multiple picture display. |
| JPH0774980A (ja) * | 1992-11-30 | 1995-03-17 | Thomson Consumer Electron Inc | ディスプレイ装置 |
| US5576769A (en) * | 1992-11-30 | 1996-11-19 | Thomson Consumer Electronics, Inc. | Automatic synchronization switch for side-by-side displays |
| JPH11177012A (ja) * | 1997-12-16 | 1999-07-02 | Mitsui High Tec Inc | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4364090A (en) | Method for a compatible increase in resolution in television systems | |
| CA1173954A (en) | Television receiver including a circuit for doubling line scanning frequency | |
| RU2024215C1 (ru) | Телевизионная воспроизводящая система | |
| JP2607020B2 (ja) | テレビモードの自動変換装置 | |
| CA1310406C (en) | Video signal processor | |
| KR920004813Y1 (ko) | 화면중첩장치 | |
| JPH0246076A (ja) | ビデオ信号処理装置 | |
| JP2630872B2 (ja) | テレビジョン受像機 | |
| JP2525431B2 (ja) | Ｒｇｂマルチ端子入力対応型順次走査変換テレビジョン受像機 | |
| JP2737149B2 (ja) | 画像記憶装置 | |
| JP2514221B2 (ja) | テレビジョン受像機 | |
| JPH01264376A (ja) | 複数画面を表示可能とする信号処理回路 | |
| JPH07231406A (ja) | 字幕移動機能付き子画面表示回路 | |
| JP3683141B2 (ja) | 映像信号変換装置、方法および映像信号変換記録システム | |
| KR900008891B1 (ko) | 배밀주사 디지탈 tv의 분리 영상신호 처리회로 | |
| KR100251854B1 (ko) | 영상표시장치의 피아이피 처리 장치. | |
| JP2502694B2 (ja) | 映像信号合成装置 | |
| JP2504169B2 (ja) | ビデオ位相変換装置 | |
| JP2681996B2 (ja) | 画像処理装置 | |
| JPH0516783Y2 (ja) | ||
| JPH0654341A (ja) | ビデオ信号処理回路 | |
| KR0124853Y1 (ko) | 텔레비젼방송방식 변환장치 | |
| JPH021432B2 (ja) | ||
| JP2520606B2 (ja) | コンポジットテレビジョン信号処理装置 | |
| JP2545631B2 (ja) | テレビジョン受信機 |