JPH0246112Y2 - - Google Patents
Info
- Publication number
- JPH0246112Y2 JPH0246112Y2 JP1983107757U JP10775783U JPH0246112Y2 JP H0246112 Y2 JPH0246112 Y2 JP H0246112Y2 JP 1983107757 U JP1983107757 U JP 1983107757U JP 10775783 U JP10775783 U JP 10775783U JP H0246112 Y2 JPH0246112 Y2 JP H0246112Y2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- level
- transistor
- circuit
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Description
【考案の詳細な説明】
本考案は、第一のパルスが第一のハイ（または
ロウ）レベルとなる期間中に、この第一のパルス
のパルス幅よりせまいパルス幅をもち前記第一の
ハイ（またはロウ）レベルより高い（または低
い）第二のハイ（またはロウ）レベルとなる第二
のパルスが重畳された合成パルスからもとの第一
と第二のパルスに分離する回路に関するものであ
る。
ロウ）レベルとなる期間中に、この第一のパルス
のパルス幅よりせまいパルス幅をもち前記第一の
ハイ（またはロウ）レベルより高い（または低
い）第二のハイ（またはロウ）レベルとなる第二
のパルスが重畳された合成パルスからもとの第一
と第二のパルスに分離する回路に関するものであ
る。
特に欧州におけるテレビ受像機において第２図
ａに示すようなブランキングパルスにゲートパル
スを重ね合わせたパルス（以後サンドキヤツスル
パルスと称す）を使用する場合、これを処理しブ
ランキングパルスとゲートパルスに分離する回路
が必要である。
ａに示すようなブランキングパルスにゲートパル
スを重ね合わせたパルス（以後サンドキヤツスル
パルスと称す）を使用する場合、これを処理しブ
ランキングパルスとゲートパルスに分離する回路
が必要である。
第１図にこのようなパルス分離回路の従来例を
示す。１９はサンドキヤツスルパルス入力端子で
あり、これは差動回路より成る第一の比較回路を
構成するトランジスタ１５のベースに接続される
と共に、差動回路より成る第二の比較回路を構成
するトランジスタ９のベースに接続される。トラ
ンジスタ１５のコレクタは接地されエミツタは他
方のトランジスタ１４のエミツタに接続されると
共に定電流用トランジスタ１３のコレクタに接続
される。トランジスタ１４のコレクタは抵抗１７
を介して接地され、ベースには抵抗１，３，４，
５、ダイオード２から成るバイアス源の抵抗４と
５の接続点に得られる第１のバイアスが与えられ
る。トランジスタ１３のエミツタは抵抗１２を介
して電源１８に接続され、ベースはバイアス源の
ダイオード２と抵抗３の接続点に接点される。抵
抗１と１２、ダイオード２、トランジスタ７，１
３とから２つのカレントミラー回路が構成され
る。また抵抗６，１１、トランジスタ７，８，９
から成る第二の比較回路はトランジスタ９と差動
回路をなすトランジスタ８のベースが第二のバイ
アス、抵抗３と４の接続点に接続されること以
外、第一の比較回路と同様の接続構成をなす。
示す。１９はサンドキヤツスルパルス入力端子で
あり、これは差動回路より成る第一の比較回路を
構成するトランジスタ１５のベースに接続される
と共に、差動回路より成る第二の比較回路を構成
するトランジスタ９のベースに接続される。トラ
ンジスタ１５のコレクタは接地されエミツタは他
方のトランジスタ１４のエミツタに接続されると
共に定電流用トランジスタ１３のコレクタに接続
される。トランジスタ１４のコレクタは抵抗１７
を介して接地され、ベースには抵抗１，３，４，
５、ダイオード２から成るバイアス源の抵抗４と
５の接続点に得られる第１のバイアスが与えられ
る。トランジスタ１３のエミツタは抵抗１２を介
して電源１８に接続され、ベースはバイアス源の
ダイオード２と抵抗３の接続点に接点される。抵
抗１と１２、ダイオード２、トランジスタ７，１
３とから２つのカレントミラー回路が構成され
る。また抵抗６，１１、トランジスタ７，８，９
から成る第二の比較回路はトランジスタ９と差動
回路をなすトランジスタ８のベースが第二のバイ
アス、抵抗３と４の接続点に接続されること以
外、第一の比較回路と同様の接続構成をなす。
次にこの分離回路の動作説明を行う。第一の比
較回路のスレツシヨルド、第一のバイアス電位は
第２図ａのレベルＡより低く設定され、第二の比
較回路のスレツシヨルド第二のバイアス電位は第
２図ａのレベルＡより高くレベルＢより低く設定
されている。サンドキヤツスルパルスが入力され
てない場合、入力端子１９は接地状態になつてお
り、トランジスタ９および１５が導通し、定電流
用トランジスタ７および１３からの電流はそれぞ
れトランジスタ９および１５に流れる。したがつ
てブランキングパルス出力１６およびゲートパル
ス出力１０には何も出力されない。サンドキヤツ
スルパルスが入力された場合、第一の比較回路は
第一のバイアス電位をこえたレベルの期間t1のみ
反転し、トランジスタ１４が導通し抵抗１７に電
流が流れ、ブランキングパルス出力１６として第
２図ｂに示すパルスが得られる。また第二の比較
回路は第二のバイアス電位をこえたレベル期間t2
のみ反転し、トランジスタ８が導通し抵抗１１に
電流が流れ、ゲートパルス出力１０として第２図
ｃに示すパルスが得られる。このようにしてサン
ドキヤツスルパルスから２つのパルスが分離され
る。
較回路のスレツシヨルド、第一のバイアス電位は
第２図ａのレベルＡより低く設定され、第二の比
較回路のスレツシヨルド第二のバイアス電位は第
２図ａのレベルＡより高くレベルＢより低く設定
されている。サンドキヤツスルパルスが入力され
てない場合、入力端子１９は接地状態になつてお
り、トランジスタ９および１５が導通し、定電流
用トランジスタ７および１３からの電流はそれぞ
れトランジスタ９および１５に流れる。したがつ
てブランキングパルス出力１６およびゲートパル
ス出力１０には何も出力されない。サンドキヤツ
スルパルスが入力された場合、第一の比較回路は
第一のバイアス電位をこえたレベルの期間t1のみ
反転し、トランジスタ１４が導通し抵抗１７に電
流が流れ、ブランキングパルス出力１６として第
２図ｂに示すパルスが得られる。また第二の比較
回路は第二のバイアス電位をこえたレベル期間t2
のみ反転し、トランジスタ８が導通し抵抗１１に
電流が流れ、ゲートパルス出力１０として第２図
ｃに示すパルスが得られる。このようにしてサン
ドキヤツスルパルスから２つのパルスが分離され
る。
しかしながらこの従来の分離回路ではサンドキ
ヤツスルパルスの有無にかかわらずバイアス源と
二つの比較回路に常に電流を流しておかねばなら
ない。テレビ信号処理回路の集積化が進むにつ
れ、消費電力の低減が下可欠となり、このような
分離回路では電力が浪費されるという欠点があ
る。また消費電力を減らすためには抵抗値を大き
くすればよいが、これではペレツト面積が大きく
なり好ましくない。
ヤツスルパルスの有無にかかわらずバイアス源と
二つの比較回路に常に電流を流しておかねばなら
ない。テレビ信号処理回路の集積化が進むにつ
れ、消費電力の低減が下可欠となり、このような
分離回路では電力が浪費されるという欠点があ
る。また消費電力を減らすためには抵抗値を大き
くすればよいが、これではペレツト面積が大きく
なり好ましくない。
本考案の目的は上述の欠点をなくし低消費電力
のパルス分離回路を提供することにある。
のパルス分離回路を提供することにある。
本考案のパルス分離回路は、定電流源と、第一
のパルスが第一のハイ（またはロウ）レベルとな
る期間中に、この第一のパルスのパルス幅よりせ
まいパルス幅をもち前記第一のハイ（またはロ
ウ）レベルより高い（または低い）第二のハイ
（またはロウ）レベルとなる第二のパルスが重畳
された合成パルスを入力とし、前記第一のパルス
のパルス幅の期間だけ前記定電流源を動作させる
スイツチ手段と、前記定電流源の電流を検出して
前記第一のパルスを出力する検出手段と、前記定
電流源から動作電流を供給され前記第一及び第二
のハイ（またはロウ）レベルの中間のレベルと前
記合成パルスとを比較して前記第二のパルスを出
力する比較手段とを有することを特徴とする。
のパルスが第一のハイ（またはロウ）レベルとな
る期間中に、この第一のパルスのパルス幅よりせ
まいパルス幅をもち前記第一のハイ（またはロ
ウ）レベルより高い（または低い）第二のハイ
（またはロウ）レベルとなる第二のパルスが重畳
された合成パルスを入力とし、前記第一のパルス
のパルス幅の期間だけ前記定電流源を動作させる
スイツチ手段と、前記定電流源の電流を検出して
前記第一のパルスを出力する検出手段と、前記定
電流源から動作電流を供給され前記第一及び第二
のハイ（またはロウ）レベルの中間のレベルと前
記合成パルスとを比較して前記第二のパルスを出
力する比較手段とを有することを特徴とする。
第３図に本考案の一実施例を示す。尚、第３図
において第１図と同一の部分は同一の参照符号を
つけて示す。サンドキヤツスルパルス入力端子１
９はトランジスタ９のベースに接続されると共に
抵抗２３を介してスイツチング用トランジスタ２
２のベースに接続される。トランジスタ２２のエ
ミツタは接地され、コレクタは抵抗２１を介して
ダイオード２と定電流用トランジスタ７，１３の
ベースに接続される。ダイオード２は抵抗１を介
して電源に接続され、抵抗１，６，１２、ダイオ
ード２、トランジスタ７，１３は二つのカレント
ミラー回路を構成する。トランジスタ１３のコレ
クタは抵抗１７を介して接地される。差動構成を
なす比較回路のトランジスタ８のベースは第１図
のトランジスタ８のベースに接続される第二のバ
イアスと同一電位のバイアス源２０に接続され
る。
において第１図と同一の部分は同一の参照符号を
つけて示す。サンドキヤツスルパルス入力端子１
９はトランジスタ９のベースに接続されると共に
抵抗２３を介してスイツチング用トランジスタ２
２のベースに接続される。トランジスタ２２のエ
ミツタは接地され、コレクタは抵抗２１を介して
ダイオード２と定電流用トランジスタ７，１３の
ベースに接続される。ダイオード２は抵抗１を介
して電源に接続され、抵抗１，６，１２、ダイオ
ード２、トランジスタ７，１３は二つのカレント
ミラー回路を構成する。トランジスタ１３のコレ
クタは抵抗１７を介して接地される。差動構成を
なす比較回路のトランジスタ８のベースは第１図
のトランジスタ８のベースに接続される第二のバ
イアスと同一電位のバイアス源２０に接続され
る。
次に第３図の動作説明を行う。サンドキヤツス
ルパルスが入力されない場合、入力端子１９は接
地状態であるのでトランジスタ２２は導通せず、
抵抗１，２１、ダイオード２に電流が流れず、し
たがつて二つのカレントミラー回路は動作せず、
ブランキングパルス出力１６およびゲートパルス
出力１０には出力は現われない。
ルパルスが入力されない場合、入力端子１９は接
地状態であるのでトランジスタ２２は導通せず、
抵抗１，２１、ダイオード２に電流が流れず、し
たがつて二つのカレントミラー回路は動作せず、
ブランキングパルス出力１６およびゲートパルス
出力１０には出力は現われない。
サンドキヤツスルパルスが入力された場合、ト
ランジスタ２２はサンドキヤツスルパルスの入力
期間t1（第２図ａに示す）のみ導通し、抵抗１，
２１ダイオード２に電流が流れ、二つのカレント
ミラー回路が動作する。トランジスタ１３が導通
し抵抗１７に電流が流れ、第２図ｂに示すブラン
キングパルスが出力１６として取り出される。ま
たトランジスタ７が導通し抵抗６，１１、トラン
ジスタ８，９からなる比較回路が動作し、バイア
ス源２０の電位より高い入力期間t2のみ反転しト
ランジスタ８が導通し、抵抗１１に電流が流れ、
第２図ｃに示すゲートパルスが出力１０として取
り出される。このようにして、この分離回路では
サンドキヤツスルパルスが入力された時のみ回路
が動作し、ブランキングパルスとゲートパルスを
それぞれ取り出すことができる。
ランジスタ２２はサンドキヤツスルパルスの入力
期間t1（第２図ａに示す）のみ導通し、抵抗１，
２１ダイオード２に電流が流れ、二つのカレント
ミラー回路が動作する。トランジスタ１３が導通
し抵抗１７に電流が流れ、第２図ｂに示すブラン
キングパルスが出力１６として取り出される。ま
たトランジスタ７が導通し抵抗６，１１、トラン
ジスタ８，９からなる比較回路が動作し、バイア
ス源２０の電位より高い入力期間t2のみ反転しト
ランジスタ８が導通し、抵抗１１に電流が流れ、
第２図ｃに示すゲートパルスが出力１０として取
り出される。このようにして、この分離回路では
サンドキヤツスルパルスが入力された時のみ回路
が動作し、ブランキングパルスとゲートパルスを
それぞれ取り出すことができる。
また上述した回路ではバイアス源２０を一つし
か使用しないため、半導体集積化されたテレビ信
号処理回路の他の適当なバイアスを使用すること
ができる。
か使用しないため、半導体集積化されたテレビ信
号処理回路の他の適当なバイアスを使用すること
ができる。
以上述べたように本考案によれば従来例のよう
に常に電流を流す必要がなく消費電力を低減する
ことができる。
に常に電流を流す必要がなく消費電力を低減する
ことができる。
第１図は従来のパルス分離回路の一例を示す回
路図、第２図は第１図の回路の動作説明のための
波形図、第３図は本考案のパルス分離回路の一実
施例を示す回路図である。 １，３，４，５，６，１１，１２，１７，２
１，２３……抵抗、２……ダイオード、７，８，
９，１３，１４，１５，２２……トランジスタ、
１８……電源、１９……パルス入力端子、２０…
…バイアス源、Ａ，Ｂ……パルスのレベル、t1，
t2……パルス入力期間。
路図、第２図は第１図の回路の動作説明のための
波形図、第３図は本考案のパルス分離回路の一実
施例を示す回路図である。 １，３，４，５，６，１１，１２，１７，２
１，２３……抵抗、２……ダイオード、７，８，
９，１３，１４，１５，２２……トランジスタ、
１８……電源、１９……パルス入力端子、２０…
…バイアス源、Ａ，Ｂ……パルスのレベル、t1，
t2……パルス入力期間。
Claims (1)
- 定電流源と、第一のパルスが第一のハイ（また
はロウ）レベルとなる期間中に、この第一のパル
スのパルス幅よりせまいパルス幅をもち前記第一
のハイ（またはロウ）レベルより高い（または低
い）第二のハイ（またはロウ）レベルとなる第二
のパルスが重畳された合成パルスを入力とし、前
記第一のパルスのパルス幅の期間だけ前記定電流
源を動作させるスイツチ手段と、前記定電流源の
電流を検出して前記第一のパルスを出力する検出
手段と、前記定電流源から動作電流を供給され前
記第一及び第二のハイ（またはロウ）レベルの中
間のレベルと前記合成パルスとを比較して前記第
二のパルスを出力する比較手段とを有することを
特徴とするパルス分離回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10775783U JPS6017031U (ja) | 1983-07-12 | 1983-07-12 | パルス分離回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10775783U JPS6017031U (ja) | 1983-07-12 | 1983-07-12 | パルス分離回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6017031U JPS6017031U (ja) | 1985-02-05 |
| JPH0246112Y2 true JPH0246112Y2 (ja) | 1990-12-05 |
Family
ID=30251665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10775783U Granted JPS6017031U (ja) | 1983-07-12 | 1983-07-12 | パルス分離回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6017031U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2842588B2 (ja) * | 1987-01-26 | 1999-01-06 | 日本電気株式会社 | 電圧検出回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54141553A (en) * | 1978-04-26 | 1979-11-02 | Matsushita Electric Ind Co Ltd | Signal separation circuit |
-
1983
- 1983-07-12 JP JP10775783U patent/JPS6017031U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6017031U (ja) | 1985-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5831473A (en) | Reference voltage generating circuit capable of suppressing spurious voltage | |
| US4701639A (en) | Threshold detector circuit and method | |
| US4463379A (en) | Synchro separation circuit | |
| JPH0246112Y2 (ja) | ||
| US5075577A (en) | Tristate output circuit with input protection | |
| JPH05196660A (ja) | 電流検出回路 | |
| JP2751320B2 (ja) | エミッタホロワ回路 | |
| JP2508488B2 (ja) | バッファ回路 | |
| JPS5836537B2 (ja) | 雑音抑止回路 | |
| JPH0611624Y2 (ja) | ミューティング回路 | |
| US5258661A (en) | High noise tolerance receiver | |
| JPH0793444A (ja) | 積分器用コンパレータ回路装置 | |
| KR940002756Y1 (ko) | 스켈치 회로 | |
| US4950930A (en) | Bridge base control circuit with controlled blocking even in the avalanche mode | |
| JPH03746Y2 (ja) | ||
| JPS59218039A (ja) | モノリシツクスイツチ回路 | |
| JP2567015B2 (ja) | 入力電圧検出回路 | |
| JP2927997B2 (ja) | Ｔｔｌ回路のノイズ防止回路 | |
| JPH0513064Y2 (ja) | ||
| JP2545730Y2 (ja) | Ｉｃインターフェース回路 | |
| JPH0247639Y2 (ja) | ||
| JPS603726A (ja) | 基準電源 | |
| JPS595747A (ja) | コイル駆動回路 | |
| JPS6116612A (ja) | コンパレ−タ回路 | |
| JPS6040730B2 (ja) | エミッタホロワ回路 |