JPH0246881B2 - Teikoburitsujinohendoryonohyojisochi - Google Patents

Description

【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、例えばロードセル等に用いられる抵
抗ブリツジの変動量を検出してデジタル表示する
ための装置に関する。

＜従来の技術＞ 近年、荷重の測定装置にロードセルを用いるこ
とが発達しつつあり、また、その変動量をデジタ
ル表示することが多用されつつある。

第６図にこのような装置の従来例を示す。ブリ
ツジ回路１を構成する４辺のうち、ＡとＢは変化
する抵抗、例えばロードセルであり、通常は等し
い抵抗値Ｒをもつている。ロードセルの場合、荷
重が加わると、例えばＡはＲ（１−Ｋ）となり、
ＢはＲ（１＋Ｋ）となる。ＣとＤは標準抵抗で、
抵抗値はＣ、Ｄともに相等しく、例えばＲであ
る。ブリツジ回路の２接続点ａ，ｂ間に直流電圧
４が印加され、他の２接続点ｃ，ｄ間の電位が抵
抗３を介して増幅器５に入力される。なお、抵抗
器６及びコンデンサ７の並列回路は、増幅器５の
増幅度を定めると共に、出力の応答を遅らせ、雑
音の影響を除去するためのフイルタの役目をして
いる。増幅器５の出力はＡ−Ｄコンバータ８によ
りデジタル信号に変換され、演算回路９を経てデ
ジタル表示装置１０により表示される。

＜発明が解決しようとする課題＞ ところで、ロードセルにより荷重測定を行う場
合においては、抵抗ブリツジ回路の1/1000程度の
微小変化を高精度に測定する必要があり、そのた
め、ブリツジ回路に電流を供給するための電源
や、出力を増幅する増幅器、あるいは各部の抵抗
器等に高度に安定した素子を用いる必要がある。

すなわち、第６図に示した従来例において、ブ
リツジ回路の要素Ａ，Ｂの抵抗値変化はせいぜい
１／１０００程度しか期待できないので、直流電圧４を
10Vとして、増幅器５の入力信号は10〜30ｍＶ程
度しかなく、これを安定に増幅してデジタル表示
を行わせるためには、電圧源４の安定度が充分高
いこと、増幅器５の増幅度が安定し、かつ、良好
な直線性を有し、更にそのドリフトが充分に小さ
いこと、標準抵抗Ｃ，Ｄ及び抵抗３，６等の抵抗
値の温度変化が充分小さいこと等が厳しく要求さ
れるとともに、Ａ−Ｄ変換器８としても相応の精
度のものが必要となり、極めて高価なものとなつ
てしまうという問題があつた。

本発明はこのような点に鑑みてなされたもの
で、高安定回路素子を用いることなく、しかも簡
単な回路構成のもとに抵抗ブリツジの変動量を正
確に検出してデジタル表示することのできる装置
の提供を目的としている。

＜課題を解決するための手段＞ 上記の目的を達成するための構成を、第１図に
示す基本概念図を参照しつつ説明すると、本発明
では、抵抗ブリツジイに第１の直流電流（I₁）を
供給する第１の電源ロに加え、この第１の直流電
流（I₁）と一定の比率を持つ第２の直流電流
（I₂）を出力する第２の電源ハと、その第２の直
流電流（I₂）をチヨツピングするスイツチング素
子ニを設ける。

また、抵抗ブリツジイの出力電圧を入力し、位
相を補償しつつ増幅してその平均電圧E₀を検出
する出力電圧平均化増幅回路ホと、この出力電圧
平均化増幅回路ホの出力の大きさに比例するパル
ス幅を持つ一定周期のパルス信号を発生するパル
ス発生回路ヘを設ける。

更に、パルス発生回路ヘからのパルス信号と同
期してスイツチング素子ニを開閉駆動するスイツ
チング駆動回路トと、同じパルス信号のパルス幅
内に通過するクロツクパルスを計数するクロツク
計数回路４、およびその計数結果を表示するデジ
タル表示器リを設ける。

そして、抵抗ブリツジイに、その不平衡による
出力電圧を打ち消す向きに、上述の第２の直流電
流（I₂）をチヨツピングしてなるパルス電流がフ
イードバツクされるとともに、デジタル表示器リ
にはそのパルス電流のパルス幅に応じた値が抵抗
ブリツジリの変動量として表示されるよう構成し
ている。

＜作用＞ 抵抗ブリツジイに抵抗値変化が生じて不平衡状
態となると、抵抗ブリツジイには第１の電源ロか
らの直流電流（I₁）に加えて、この不平衡に基づ
く出力電圧を打ち消す向きにパルス状の電流が流
れる。

抵抗ブリツジイの出力電圧は、抵抗値変化のな
い平衡状態においては第２図１に示すように０レ
ベルを保つが、不平衡状態になると上述したパル
ス電流により第２図２，３に示すように、このパ
ルス電流の周期に呼応して、本来の不平衡による
向きの（I₁による）電圧E_fと、これと逆向きの電
圧E_pが交互に表れる交流電圧となる。この電圧
を位相を補償しつつ増幅して平均化し、その平均
電圧E₀の大きさに比例したパルス幅のパルス信
号によつてスイツチング素子ニを開閉制御するこ
とで、平均電圧E₀は常に０を保つようにフイー
ドバツク制御されると同時にパルス電流のパルス
幅XTは前述した本来の不平衡電圧E_fに比例する
ことになる。

このパルス幅XTの測定値と等価となるクロツ
ク計数回路チの計算結果をデジタル表示器リに表
示することにより、見掛け上は零位法に基づく変
動量測定と同様になり、抵抗ブリツジイを含むフ
イードバツクループ内に使用する回路素子につい
てはあまり高安定のものを使用することなく、高
精度の測定が可能となる。

ここで、留意すべき点は、本発明では抵抗ブリ
ツジイそのものは零位法のように平衡状態を維持
するのではなく、第２図２，３に示すように、本
来の不平衡状態（出力E_fの状態）とそれと逆向き
の不平衡状態（出力E_pの状態）に繰り返し、こ
れによつて測定系全体として平衡状態を維持して
いる点である。そして、この特徴により、抵抗ブ
リツジイ自体を平衡にするための後述するような
抵抗値の直線的な調整もしくは電流値の連続的な
調整を行うことなく、かつ、その調整量をデジタ
ル化する手段を別に設けることなく、上述した逆
向きの不平衡状態の時間計測という単純な動作に
より、変動量をデジタル表示できるという利点が
ある。

零位法の原理を抵抗ブリツジの変動量測定に適
用する場合、つまり抵抗ブリツジを含んだフイー
ドバツクループを構成してその変動量を測定する
場合、抵抗ブリツジの不平衡量に応動して、基本
的には抵抗ブリツジの抵抗値を自動調整し、その
調整量をもつて測定値とするか、あるいは更に進
んで不平衡量に応動して本願でいう第１の直流電
流（I₁）と逆向きの直流電流の大きさを自動調整
し、その調整量をもつて測定値とすることが考え
られる。

このような零位法を単に適用した場合、測定値
をデジタル化するための手段がフイードバツク系
の外部に別途必要となるとともに、抵抗ブリツジ
の抵抗値変化に応じて抵抗値もしくは直流電流の
大きさを連続的に変化させる調整要素が必要とな
り、回路の簡単化を計れない難点がある。

本発明では、前記した特徴によつて、単なる零
位法の適用の場合の不具合を解消し、所期の目的
を達成している。

＜実施例＞ 第３図は本発明実施例の回路構成図である。

抵抗Ａ，Ｂ，ＣおよびＤによつて構成された抵
抗ブリツジ１には、抵抗Ａ，Ｂ間の接点とＣ，Ｄ
間の接点を介して、第１の電源１１から抵抗R₁
を通して第１の直流電流I₁が供給され、その電流
値は抵抗R₁の両端から検出される。演算増幅器
１３，１４、その演算増幅器出力により制御され
る電界効果型トランジスタ１５，１６、抵抗R₂、
及び電源１９が第２の電源を構成し、スイツチ１
２が閉じたとき（図示の状態）ブリツジ１に抵抗
Ｂ，Ｃ間の接点とＤ，Ａ間の接点を介して第２の
直流電流I₂を供給する。すなわち、抵抗ブリツジ
１には第１の直流電流I₁のほかにパルス状の電流
が供給される。

この第２の直流電流I₂は第１の直流電流I₁に比
例し、ブリツジの抵抗変化率Ｋが最大に達したと
きでもなおスイツチ１２の開く時間が残るように
制御される。実施例においては、演算増幅器１
３，１４が抵抗R₁とR₂の両端子の電位が等しく
なるように制御しており、I₁R₁＝I₂R₂の関係が成
立している。抵抗R₁，R₂の値は、例えばR₁＝200
Ω、R₂＝200KΩである。

増幅器５の増幅度は極めて大きく、抵抗６およ
びコンデンサ７とともに第６図に示した従来装置
と同様の機能を有している。増幅器２０、抵抗２
１及びコンデンサ２２より成る回路は主として積
分器として機能し、併せて増幅器としても機能す
る。そして、これらの増幅器５、抵抗６、コンデ
ンサ７、増幅器２０、抵抗２１及びコンデンサ２
２からなる回路は、後述するように抵抗ブリツジ
１の出力電圧を位相補償しつつ増幅して平均化す
る。

定電流源２４、コンデンサ２６及びそのコンデ
ンサ端子間を短絡するリセツト用トランジスタ２
５より成る回路は第４図Ｄにａで示すような鋸歯
状波を発生する。コンパレータ２３は増幅器２０
の出力レベルが鋸歯状波のレベルよりも大きいと
きＨレベルを出力する。この鋸歯状波発生回路と
コンパレータ２３は、抵抗ブリツジ１の出力電圧
の平均値の大きさに比例したパルス幅のパルス信
号を発生するパルス発生回路を構成している。

クロツクパルス発振器２８は第４図Ｂに示すよ
うに連続して所定周期のクロツクパルスを発生し
ており、その発信出力を分周する分周回路２９、
リセツト信号発生回路３０により一定時間Ｔごと
にトランジスタ２５が導通する。従つて、上述し
たパルス発生回路からのパルス信号の周期Ｔは一
定となる。

スイツチング駆動回路３１はコンパレータ２３
の出力がＨレベルにあるときスイツチ１２を閉
じ、Ｌレベルにあるときスイツチ１２を開く。
ANDゲート３２はコンパレータ２３の出力がＨ
レベルのときだけ、クロツクパルスを通す。カウ
ンタ３３はANDゲート３２の出力クロツクパル
スを計数し、ラツチ回路３４がこの計数値を一時
保持し、デジタル表示器１０により表示される。

このように回路構成すると、周期Ｔのうちの
XT時間だけブリツジ１の出力を打ち消すように
第２の電流が流される。そこで、ブリツジ１の抵
抗変化が大きくなつたときにスイツチの閉じる時
間が長くなるように系を構成すれば、この系は全
体として負帰還回路となる。従つて系が安定する
ためには抵抗６、コンデンサ７、抵抗２１、コン
デンサ２２、によつて定まる時定数及びリセツト
の周期Ｔは、帰還回路としての安定条件を満足す
るように選定する必要がある。

すなわち、増幅器５、抵抗６、コンデンサ７か
らなるフイルタ（増幅回路）と、増幅器２０、抵
抗２１、コンデンサ２２からなる積分器とを含め
た回路の周波数−増幅度特性および位相特性は互
いに相関する関係にあり、閉ループの増幅度が１
以上の全周波数領域いおいて、出力ｂの位相の、
スイツチ１２のスイツチング位相に対するずれが
所定範囲内、少くとも180゜以内、に収まつていな
ければ系の安定を保つことができず、究極的に
は、この位相のずれ量は系の周波数−増幅度特性
にも影響を及ぼすことになる。また、この周波数
−増幅度特性は、以下に示すようにスイツチ１２
のスイツチング周波数（周期Ｔ）の制限要因とも
なり、これらを満足するように上述の時定数を決
定して、位相補償機能を持たせることが必要とな
る。この位相補償機能は、積分回路の積分動作と
相俟つて、増幅器５の入力に生じたスイツチ１２
のスイツチング動作に起因する脈動による高周波
成分を圧縮する。つまり、増幅器５の入力は第２
図に示したように、周期Ｔの方形波であるが、上
記各時定数が周期Ｔよりも充分大きければ、コン
パレータ２３の入力ｂは積分されたものとなり、
ほぼ直流成分のみとなつて抵抗ブリツジ１の出力
電圧の平均値と比例したものとなる。なお必要に
より補助的なローパスフイルタを付加してもよ
い。

このようにして、積分回路又はフイルタの時定
数が周期Ｔに比べて充分大きく、且つ増幅器５の
増幅度が充分大きい場合、負帰還作用によりブリ
ツジ１の出力は平均化されて零となつて各回路は
平衡状態に安定する。また同時に、増幅器５を含
む増幅回路及び増幅器２０を含む積分回路のもつ
位相特性により位相補償機能が営まれ、結局、負
帰還をかけた状態で系が安定した状態において、
その帰還量は第２図のXTに比例することにな
る。すなわち、上述のように増幅器５の増幅度が
充分大きく、従つて系の増幅度が低周波領域にお
いて充分に大きければ、帰還量は入力と近似的に
比例し、XTは出力ｂに比例する。

第４図に第３図実施例の各部の電圧波形を示
す。Ａ図は第２図に示したブリツジ１の出力波
形、Ｂ図はクロツクパルス発振器２８の出力波
形、Ｃ図はリセツト信号発生回路３０の出力波
形、Ｄ図はコンパレータ２３の入力端子ａに入力
される鋸歯状波形と入力端子ｂに入力される増幅
器２０の出力、すなわち、Ａ図に示すブリツジの
方形出力波形を積分回路により平均し増幅した信
号を併記したもの、Ｅ図はコンパレータ２３の出
力波形、Ｆ図はANDゲート３２の出力波形であ
る。すなわち、カウンタ３３の計数値はスイツチ
１２が閉じている時間XTに比例する。

次に、ブリツジ１の抵抗変分率Ｋとスイツチ１
２が閉じている時間比率Ｘの関係を考える。抵抗
Ａ，Ｃの抵抗値がＲ（１＋Ｋ）に変化し、抵抗Ｂ，
Ｄの抵抗値がＲ（１−Ｋ）に変化するものとし、
第１及び第２の電源からブリツジ回路に流れる電
流値をI₁及びI₂とする。スイツチ１２が開いた状
態におけるブリツジの出力、すなわち増幅器５へ
の入力電圧E_fは E_f＝I₁RK ……(1) であり、また、スイツチ１２が閉じた状態におけ
る電圧_Pは E_P＝I₁RK−I₂R ……(2) となる。また、周期Ｔのうちスイツチ１２が閉じ
ている時間をXTとすれば、スイツチ１２が開い
ている時間は（１−Ｘ）Ｔである。したがつて、
ブリツジの方形波出力の平均値E₀が０になるよ
うスイツチ１２の開閉を制御すれば、 I₁RK（１−Ｋ）Ｔ＋（I₁RK−I₂R）XT＝０……(3) これを解いて Ｋ＝I₂／I₁Ｘ ……(4) が得られ、第２の直流電流I₂が第１の直流電流I₁
に比例する場合、スイツチ１２が閉じる時間比率
Ｘはブリツジ抵抗の変化分Ｋに比例することが理
解される。従つて時間XTを測定することにより
抵抗変化率Ｋを知ることができる。

第５図に本発明の増幅回路部の変形実施例を示
す。この実施例は特に増幅回路におけるドリフト
の影響を考慮したものである。増幅器５は特にド
リフト量の少ないものを使用した場合は別にし
て、通常の素子を使用するときは自動オフセツト
調整回路を利用すればよい。このために、スイツ
チ３９，４０、抵抗４１，４４、及びコンデンサ
４２を付加している。これによつて増幅回路部に
おけるドリフトの影響を除去できる。ここで、ス
スイツチ３９は連動する３個の接点３９ａ，３９
ｂ，３９ｃから成り、スイツチ４０は連動する２
個の接点４０ａ，４０ｂから成つている。通常は
スイツチ３９が閉じ４０が開いている適当な時間
間隔ごとにスイツチ３９を開き、４０を閉じる
と、増幅器５の出力は抵抗４１を介してコンデン
サ４２を充電し、このコンデンサ４２の端子電圧
は増幅器４３により増幅されて増幅器５に負帰還
され増幅器５の出力を増幅器４３のオフセツト電
圧程度の微小な値に保つことができる。ただし、
この場合自動オフセツト調整は、公知の二重積算
形Ａ−Ｄ変換の場合のように増幅器５の出力がほ
ぼ零になつたときに自動オフセツト調整が働くの
とは異なり、増幅器５に出力が生じている状態で
オフセツト調整をおこない、コンパレータ２３か
らスイツチ１２、ブリツジ１に至る主帰還ループ
を切断しておこなわねばならないので、自動オフ
セツト調整をおこなうタイミングを、例えばカウ
ンタ８が計数を行なう前後など適当なときに設け
る必要がある。

さらにこのような回路を採用した場合、高い分
解能でブリツジの変化率を計測しようとすると、
クロツクパルス発振器２８の周波数を高めるか、
リセツト信号の周期Ｔを大きくする必要がある。
しかし、発振周波数を高くすることは限界がある
から、周期Ｔを大きくしなければならず、それに
伴い、抵抗６とコンデンサ７の時定数及び抵抗２
１とコンデンサ２２の時定数も増大しなければな
らない。これを回避するひつの手段として、増幅
器５の出力の変化が大きくなつたときだけ主帰還
回路の系の増幅度を上昇させることによりレスポ
ンスを上昇させることができる。このような目的
のために、抵抗２１と並列に、ダイオード４５
ａ，４５ｂ、抵抗４６，４８及びコンデンサ４７
から成る図示の回路を付加してもよい。このよう
な回路を付加することにより、増幅器５の出力が
ダイオード４５ａ又は４５ｂが導通するレベル以
上に変化すれば抵抗２１と並列に抵抗４８が挿入
されたことになり、系のゲインが上昇する。抵抗
４６とコンデンサ４７は微分回路を構成してお
り、ゲインが上昇したときに系が振動的になるこ
とを防止している。

＜発明の効果＞ 以上説明したように、本発明によれば、抵抗ブ
リツジに流す第１の直流電流I₁に対して一定の比
率をもつ第２の直流電流I₂をチヨツピングしてパ
ルス状にし、このパルス電流を抵抗ブリツジの不
平衡による出力電圧E_fを打ち消す向きに流すこと
により、E_fと、このE_fと逆向きの電圧E_Pとを交互
に生じさせ、その交流状の出力電圧を位相を補償
しつつ増幅して平均化し、その平均E₀が０とな
るように上述したパルス電流のパルス幅を制御す
るとともに、このパルス幅に対応するクロツクパ
ルス計数値を変動量測定値としてデジタル表示す
るよう構成したから、荷重の負荷時等において抵
抗ブリツジそのものは平衡状態を維持しないもの
の、系全体としては見掛け上平衡状態を維持して
零位法に基づく測定と同等の作用が得られ、I₁／
I₂が一定であれば従来の装置に比して高安定回路
素子を用いることなく高精度の測定が可能とな
る。

また、抵抗ブリツジの変動量測定に本来の零位
法を適用した場合に比しても、抵抗値もしくは電
流値そのものを出力電圧に応じて変化させるため
の調整要素が不要となるとともに、系外に別途デ
ジタル化するための回路手段を設けることなく、
フイードバツク制御動作である第２の直流電流I₂
のチヨツピング動作を利用してデジタル化を達成
しているから、回路構成の簡略化を計ることがで
きる。

【図面の簡単な説明】

第１図は本発明の構成を示す基本概念図、第２
図はその作用説明図、第３図は本発明実施例の回
路構成図、第４図はその各部の信号波形の説明
図、第５図は本発明の他の実施例の増幅回路部を
示す回路構成図、第６図は従来装置の構成例を示
すブロツク図である。 １……抵抗ブリツジ、５，２０……増幅器、
６，２１……抵抗、７，２２……コンデンサ、１
０……デジタル表示器、１１……第１の電源、１
２……スイツチ、１９……第２の電源、２３……
コンパレータ、２７……パルス発生回路、２８…
…クロツクパルス発振器、２９……分周回路、３
０……リセツト信号発生回路、３１……スイツチ
ング駆動回路、３２……ANDゲート、３３……
カウンタ。

Claims (1)

【特許請求の範囲】
1. １ 抵抗ブリツジに第１の直流電流を供給する第
   １の電源と、この第１の直流電流と一定の比率を
   持つ第２の直流電流を出力する第２の電源と、こ
   の第２の直流電流をチヨツピングするスイツチン
   グ素子と、上記抵抗ブリツジの出力電圧を入力し
   て位相を補償しつつ増幅してその平均電圧を検出
   する出力電圧平均化増幅回路と、この出力電圧平
   均化増幅回路の出力の大きさに比例するパルス幅
   を持つ一定周期のパルス信号を発生するパルス発
   生回路と、このパルス信号と同期して上記スイツ
   チング素子を開閉駆動するスイツチング駆動回路
   と、上記パルス信号のパルス幅内に通過するクロ
   ツクパルスを計数するクロツク計数回路と、その
   計数結果を表示するデジタル表示器を備え、上記
   抵抗ブリツジに、その不平衡による出力電圧を打
   ち消す向きに上記第２の直流電流をチヨツピング
   してなるパルス電流がフイードバツクされるとと
   もに、上記デジタル表示器にはそのパルス電流の
   パルス幅に応じた値が上記抵抗ブリツジの変動量
   として表示されるよう構成されてなる、抵抗ブリ
   ツジの変動量表示装置。