JPH0246981B2 - Deijitarushingoshorisochi - Google Patents
DeijitarushingoshorisochiInfo
- Publication number
- JPH0246981B2 JPH0246981B2 JP3291084A JP3291084A JPH0246981B2 JP H0246981 B2 JPH0246981 B2 JP H0246981B2 JP 3291084 A JP3291084 A JP 3291084A JP 3291084 A JP3291084 A JP 3291084A JP H0246981 B2 JPH0246981 B2 JP H0246981B2
- Authority
- JP
- Japan
- Prior art keywords
- digital signal
- signal processing
- section
- digital
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Data Mining & Analysis (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Computational Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Algebra (AREA)
- Complex Calculations (AREA)
Description
【発明の詳細な説明】
本発明は、音声信号処理、画像信号処理、およ
び通信分野等に用いられて好適なデイジタル信号
処理装置に係り、信号の分析、合成およびフイル
タリングという基本的処理のみならず多機能の信
号処理能力を備えたデイジタル信号処理装置に関
する。
び通信分野等に用いられて好適なデイジタル信号
処理装置に係り、信号の分析、合成およびフイル
タリングという基本的処理のみならず多機能の信
号処理能力を備えたデイジタル信号処理装置に関
する。
従来より、この種の装置としては、デイジタル
スペクトラムアナライザとかFFTアナライザと
かいう名称の波形分析装置や、デイジタル信号発
生器とかランダム雑音発生器といつた名称の信号
発生装置が多数知られている。しかし波形分析装
置は信号入力端子から入つた信号を処理して処理
結果を表示するだけの構造をとりまた信号発生装
置は信号発生回路から作られた信号を信号出力端
子から出力するだけの構造をとつているので、信
号の分析、合成（発生）、フイルタリングといつ
た信号処理の基本技術を一台の装置で同時にすべ
て行うことは不可能であつた。さらに、分析のよ
うに多くの機能が集つてはじめて価値のでるもの
で、新たに機能を付加したい要望が発生しても、
高価な外部記憶装置（デイスク、カセツトテープ
等）を装備していない装置でないと機能付加が簡
単にできないという欠点があつた。
スペクトラムアナライザとかFFTアナライザと
かいう名称の波形分析装置や、デイジタル信号発
生器とかランダム雑音発生器といつた名称の信号
発生装置が多数知られている。しかし波形分析装
置は信号入力端子から入つた信号を処理して処理
結果を表示するだけの構造をとりまた信号発生装
置は信号発生回路から作られた信号を信号出力端
子から出力するだけの構造をとつているので、信
号の分析、合成（発生）、フイルタリングといつ
た信号処理の基本技術を一台の装置で同時にすべ
て行うことは不可能であつた。さらに、分析のよ
うに多くの機能が集つてはじめて価値のでるもの
で、新たに機能を付加したい要望が発生しても、
高価な外部記憶装置（デイスク、カセツトテープ
等）を装備していない装置でないと機能付加が簡
単にできないという欠点があつた。
本発明は、これら従来技術の欠点を解消せんと
するものであつて、信号の分析、合成、およびフ
イルタリングという基本的な信号処理を可能とす
るのみならず、別な物理量や特微量に変換した
り、信号の合成により試験信号を発生することも
可能な多機能な信号処理能力を備え、その上新た
な機能を容易に付加することの可能なかつ小型で
安価なデイジタル信号処理装置を提供するもので
ある。
するものであつて、信号の分析、合成、およびフ
イルタリングという基本的な信号処理を可能とす
るのみならず、別な物理量や特微量に変換した
り、信号の合成により試験信号を発生することも
可能な多機能な信号処理能力を備え、その上新た
な機能を容易に付加することの可能なかつ小型で
安価なデイジタル信号処理装置を提供するもので
ある。
以下図面に示す本発明の一実施例につき詳説す
る。
る。
まず第１図を参照して、本発明によるデイジタ
ル信号処理装置の実施例を概略的に説明する。本
実施例はデイジタル信号処理演算を行う部分が
Ａ，Ｂと２つ具備されたものであるが、２つ以上
具備して更に多機能が要求される場合には点線で
囲まれた部分を更に付加していけばどのように多
機能のものでも実現可能である。第１図におい
て、１はアナログ信号入力端子、２はアナログ信
号入力部、３１，３２は回路Ａ，Ｂにおけるそれ
ぞれのデイジタル信号入力端子、４１，４２はア
ナログ信号入力部２でＡ／Ｄ変換されたデイジタ
ル信号が入力端子３１，３２からのデイジタル信
号または他のデイジタル信号処理演算部からのデ
イジタル信号を選択するためのセレクタ、６１，
６２はパルス発生部、５１，５２はデイジタル信
号処理演算部、７はアナログ信号出力部、８はア
ナログ信号出力端子、９１，９２は回路Ａ，Ｂの
それぞれにおけるデイジタル信号出力端子、１０
はコマンド入力端子、１１はインタフエース部、
１２は制御部である。
ル信号処理装置の実施例を概略的に説明する。本
実施例はデイジタル信号処理演算を行う部分が
Ａ，Ｂと２つ具備されたものであるが、２つ以上
具備して更に多機能が要求される場合には点線で
囲まれた部分を更に付加していけばどのように多
機能のものでも実現可能である。第１図におい
て、１はアナログ信号入力端子、２はアナログ信
号入力部、３１，３２は回路Ａ，Ｂにおけるそれ
ぞれのデイジタル信号入力端子、４１，４２はア
ナログ信号入力部２でＡ／Ｄ変換されたデイジタ
ル信号が入力端子３１，３２からのデイジタル信
号または他のデイジタル信号処理演算部からのデ
イジタル信号を選択するためのセレクタ、６１，
６２はパルス発生部、５１，５２はデイジタル信
号処理演算部、７はアナログ信号出力部、８はア
ナログ信号出力端子、９１，９２は回路Ａ，Ｂの
それぞれにおけるデイジタル信号出力端子、１０
はコマンド入力端子、１１はインタフエース部、
１２は制御部である。
このアナログ信号入力部２は、ゲイン可変のア
ンプ、カツトオフ周波数可変のアンチエリアジン
グフイルタ、量子化ビツト長可変のＡ／Ｄ変換器
から構成される。パルス発生部６１，６２の発生
するクロツクパルスは、Ａ／Ｄ変換器のサンプリ
ングパルスおよび信号処理のタイミングパルスと
して機能するものである。また、アナログ信号出
力部７は、処理の結果得られたデイジタルデータ
をＤ／Ａ変換するＤ／Ａ変換器、カツトオフ周波
数可変の低域通過フイルタ、およびゲインの可変
なアンプから構成される。
ンプ、カツトオフ周波数可変のアンチエリアジン
グフイルタ、量子化ビツト長可変のＡ／Ｄ変換器
から構成される。パルス発生部６１，６２の発生
するクロツクパルスは、Ａ／Ｄ変換器のサンプリ
ングパルスおよび信号処理のタイミングパルスと
して機能するものである。また、アナログ信号出
力部７は、処理の結果得られたデイジタルデータ
をＤ／Ａ変換するＤ／Ａ変換器、カツトオフ周波
数可変の低域通過フイルタ、およびゲインの可変
なアンプから構成される。
このように構成されたデイジタル信号処理装置
の実施例においては、図示しない外部制御機器よ
り端子１０を経て処理機能や、処理条件が制御部
１２へコマンドとして転送される。第２図に制御
部１２の実施例を示す。制御部１２は、デイジタ
ル信号処里演算部５１，５２で実行するすべての
機能のプログラムを読みだし、専用メモリを用い
た信号処理プログラムROM１３に格納され、イ
ンタフエース部１１を介して転送された処理機
能、処理条件が端子１４から制御回路１５に入力
されここで解読され、処理機能に対応したプログ
ラムはアドレスポインタ１６の指示により信号処
理プログラムROM１３から処理プログラムが読
みだされ端子１７に出力される。一方処理条件は
制御回路１５から第１図のアナログ信号入力部２
には可変アンプのゲイン、アンチエリアジングフ
イルタのカツトオフ周波数、Ａ／Ｄ変換器のビツ
ト等を、アナログ信号出力部７には低域通過フイ
ルタのカツトオフ周波数、可変アンプのゲイン等
を、パルス発生部６１，６２にはクロツクパルス
の周期を、セレクタ４１，４２には信号選択指令
をそれぞれ端子１８を介して転送する。
の実施例においては、図示しない外部制御機器よ
り端子１０を経て処理機能や、処理条件が制御部
１２へコマンドとして転送される。第２図に制御
部１２の実施例を示す。制御部１２は、デイジタ
ル信号処里演算部５１，５２で実行するすべての
機能のプログラムを読みだし、専用メモリを用い
た信号処理プログラムROM１３に格納され、イ
ンタフエース部１１を介して転送された処理機
能、処理条件が端子１４から制御回路１５に入力
されここで解読され、処理機能に対応したプログ
ラムはアドレスポインタ１６の指示により信号処
理プログラムROM１３から処理プログラムが読
みだされ端子１７に出力される。一方処理条件は
制御回路１５から第１図のアナログ信号入力部２
には可変アンプのゲイン、アンチエリアジングフ
イルタのカツトオフ周波数、Ａ／Ｄ変換器のビツ
ト等を、アナログ信号出力部７には低域通過フイ
ルタのカツトオフ周波数、可変アンプのゲイン等
を、パルス発生部６１，６２にはクロツクパルス
の周期を、セレクタ４１，４２には信号選択指令
をそれぞれ端子１８を介して転送する。
第３図によりデイジタル信号処理演算部５１，
５２の実施例を詳述する。
５２の実施例を詳述する。
制御部１２より転送された信号処理プログラム
は端子１７から読み書き可能メモリである信号処
理プログラムRAM１９へ格納される。この
RAMの容量は１つの信号処理機能を実現するプ
ログラム容量分だけであればよく制御部１２の中
の信号処理プログラムROM１３の容量に比較し
て大巾に少なくてすむ。演算回路２０は信号処理
プログラム内容に従つて動作するもので、デイジ
タル信号処理の基本演算である積・和演算を実行
する。この演算回路２０は、乗算器、加算器を使
つたハードワイド回路でもよいし、またマイクロ
プロセツサーやデイジタルシグナルプロセツサー
等で実現しても差支えない。
は端子１７から読み書き可能メモリである信号処
理プログラムRAM１９へ格納される。この
RAMの容量は１つの信号処理機能を実現するプ
ログラム容量分だけであればよく制御部１２の中
の信号処理プログラムROM１３の容量に比較し
て大巾に少なくてすむ。演算回路２０は信号処理
プログラム内容に従つて動作するもので、デイジ
タル信号処理の基本演算である積・和演算を実行
する。この演算回路２０は、乗算器、加算器を使
つたハードワイド回路でもよいし、またマイクロ
プロセツサーやデイジタルシグナルプロセツサー
等で実現しても差支えない。
演算制御回路２１には、第１図のパルス発生部
６１，６２より演算のスタートパルスとして動作
するクロツクパルスが端子２２より加えられこれ
をトリガーとして信号処理プログラムRAM１９
よりプログラムを読みだす。端子２３より第１図
のセレクタ４１，４２で選択されたデイジタル入
力信号が演算回路２０へとりこまれ演算結果はデ
ータメモリ２４に格納されるか、または端子９
１，９２よりデイジタル出力信号としてとりださ
れる。ただしデイジタル信号処理演算部５１，５
２で実行される機能によつては、例えば波形分析
のようにデイジタル入力信号をとりこみ結果をデ
ータメモリ２４に格納する信号の流れとか、例え
ば信号発生のようにデイジタル入力信号をとりこ
まないで、演算回路２０で発生した信号が端子９
１，９２へデイジタル出力信号としてとりだされ
る信号の流れなどいくつか考えられる。
６１，６２より演算のスタートパルスとして動作
するクロツクパルスが端子２２より加えられこれ
をトリガーとして信号処理プログラムRAM１９
よりプログラムを読みだす。端子２３より第１図
のセレクタ４１，４２で選択されたデイジタル入
力信号が演算回路２０へとりこまれ演算結果はデ
ータメモリ２４に格納されるか、または端子９
１，９２よりデイジタル出力信号としてとりださ
れる。ただしデイジタル信号処理演算部５１，５
２で実行される機能によつては、例えば波形分析
のようにデイジタル入力信号をとりこみ結果をデ
ータメモリ２４に格納する信号の流れとか、例え
ば信号発生のようにデイジタル入力信号をとりこ
まないで、演算回路２０で発生した信号が端子９
１，９２へデイジタル出力信号としてとりだされ
る信号の流れなどいくつか考えられる。
以上述べたごとく、本実施例によれば一台のデ
イジタル信号処理装置で多くの処理機能を、しか
も同時に並行して処理することが可能となる。処
理機能を追加する場合は制御部１２の信号処理プ
ログラムROMを追加するのみで実現可能であ
る。
イジタル信号処理装置で多くの処理機能を、しか
も同時に並行して処理することが可能となる。処
理機能を追加する場合は制御部１２の信号処理プ
ログラムROMを追加するのみで実現可能であ
る。
次に第４図によつて、デイジタル信号処理演算
部を３つ備えた場合の実施例を説明する。
部を３つ備えた場合の実施例を説明する。
一つのデイジタル信号処理演算部５１Ｃでラン
ダム雑音を発生し、このデイジタル出力信号を他
の一つのデイジタル信号処理演算部５１Ｂでデイ
ジタルフイルタ機能で帯域制限し、この出力信号
をアナログ出力信号に変換して、被測定系Ｍに試
験信号として与え、被測定系Ｍからの応答信号を
もう一つのデイジタル信号処理演算部５１Ａで波
形分析を行うと、最適な試験条件で被測定系Ｍの
特性を簡易に測定できる。この例のように本発明
装置は多機能で柔軟性があるので作業目的にあつ
た環境を簡便に作ることができる。
ダム雑音を発生し、このデイジタル出力信号を他
の一つのデイジタル信号処理演算部５１Ｂでデイ
ジタルフイルタ機能で帯域制限し、この出力信号
をアナログ出力信号に変換して、被測定系Ｍに試
験信号として与え、被測定系Ｍからの応答信号を
もう一つのデイジタル信号処理演算部５１Ａで波
形分析を行うと、最適な試験条件で被測定系Ｍの
特性を簡易に測定できる。この例のように本発明
装置は多機能で柔軟性があるので作業目的にあつ
た環境を簡便に作ることができる。
以上述べたごとく、本発明によれば、基本的信
号処理のみならず多様なデイジタル信号処理機能
が単一の装置によつて達成され、さらに所定の回
路構成を追加するのみで、信号処理機能を更に多
様下することが容易に達成されるものである。
号処理のみならず多様なデイジタル信号処理機能
が単一の装置によつて達成され、さらに所定の回
路構成を追加するのみで、信号処理機能を更に多
様下することが容易に達成されるものである。
第１図は本発明の一実施例を示すブロツク回路
図、第２図および第３図は第１図に示す実施例に
おける制御部およびデイジタル信号処理演算部の
詳細を示すブロツク回路図、および第４図はデイ
ジタル信号処理演算部を３ケ備えた本発明の変形
実施例を示すブロツク回路図である。 １……アナログ信号入力端子、２……アナログ
信号入力部、３１，３２……デイジタル信号入力
端子、４１，４２……セレクタ、５１，５２……
デイジタル信号処理演算部、６１，６２……パル
ス発生部、７……アナログ信号出力部、８……ア
ナログ信号出力端子、９１，９２……デイジタル
信号出力端子、１０……コマンド入力端子、１１
……インタフエース部、１２……制御部、１３…
…信号処理プログラムROM、１４……コマンド
端子、１５……制御回路、１６……アドレスポイ
ンタ、１７……信号処理プログラム端子、１８…
…コマンド指令端子、１９……信号処理プログラ
ムRAM、２０……演算回路、２１……演算制御
回路、２２……クロツクパルス端子、２３……デ
イジタルデータ端子、２４……データメモリ。
図、第２図および第３図は第１図に示す実施例に
おける制御部およびデイジタル信号処理演算部の
詳細を示すブロツク回路図、および第４図はデイ
ジタル信号処理演算部を３ケ備えた本発明の変形
実施例を示すブロツク回路図である。 １……アナログ信号入力端子、２……アナログ
信号入力部、３１，３２……デイジタル信号入力
端子、４１，４２……セレクタ、５１，５２……
デイジタル信号処理演算部、６１，６２……パル
ス発生部、７……アナログ信号出力部、８……ア
ナログ信号出力端子、９１，９２……デイジタル
信号出力端子、１０……コマンド入力端子、１１
……インタフエース部、１２……制御部、１３…
…信号処理プログラムROM、１４……コマンド
端子、１５……制御回路、１６……アドレスポイ
ンタ、１７……信号処理プログラム端子、１８…
…コマンド指令端子、１９……信号処理プログラ
ムRAM、２０……演算回路、２１……演算制御
回路、２２……クロツクパルス端子、２３……デ
イジタルデータ端子、２４……データメモリ。
Claims (1)
- １ アナログ信号をデイジタル信号に変換して、
周波数分析処理等のデイジタル信号処理を行うデ
イジタル信号処理装置において、ゲイン可変のア
ンプ、カツトオフ周波数可変のアンチエリアジン
グフイルタ、量子化ビツト長可変のＡ／Ｄ変換器
から構成されるアナログ信号入力部とデイジタル
信号を入力するデイジタル信号入力端子と、前記
Ａ／Ｄ変換器のサンプリングパルスおよび信号処
理のタイミングパルスとして機能するクロツクパ
ルスを周期可変で発生するパルス発生部と、デイ
ジタル信号処理機能を実現する処理手順をプログ
ラムの形で格納し、該プログラムによる制御のも
とで演算方式を変えることの可能なデイジタル信
号処理演算部と、処理の結果得られたデイジタル
データを変換するＤ／Ａ変換器、カツトオフ周波
数可変の低域通過フイルタおよびゲイン可変のア
ンプから構成されるアナログ信号出力部と、デイ
ジタルデータを出力するための前記デイジタル信
号処理部の出力に接続されたデイジタル信号出力
端子とデイジタル信号処理機能の指令を外部から
受信するためのインタフエース部と、前記デイジ
タル信号処理演算部で実行するすべてのプログラ
ムを格納し、前記インタフエース部で受信された
処理機能、処理条件に基づいて前記アナログ信号
入力端子、前記パルス発生部、前記デイジタル信
号処理演算部および前記アナログ信号出力部に関
する可変パラメータを設定し、前記各部間の接続
を選択制御し、前記デイジタル信号処理演算部で
実行するプログラムを選択して前記デイジタル信
号処理演算部に転送する制御部とを具備し、か
つ、前記デイジタル信号入力端子、前記パルス発
生部および前記デイジタル信号処理演算部を一組
とする所定の回路構成を複数個付加し得るよう構
成されたことを特徴とするデイジタル信号処理装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3291084A JPH0246981B2 (ja) | 1984-02-23 | 1984-02-23 | Deijitarushingoshorisochi |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3291084A JPH0246981B2 (ja) | 1984-02-23 | 1984-02-23 | Deijitarushingoshorisochi |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60176175A JPS60176175A (ja) | 1985-09-10 |
| JPH0246981B2 true JPH0246981B2 (ja) | 1990-10-18 |
Family
ID=12372050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3291084A Expired - Lifetime JPH0246981B2 (ja) | 1984-02-23 | 1984-02-23 | Deijitarushingoshorisochi |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0246981B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04317222A (ja) * | 1991-04-17 | 1992-11-09 | Hitachi Ltd | 信号処理装置 |
-
1984
- 1984-02-23 JP JP3291084A patent/JPH0246981B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60176175A (ja) | 1985-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0275136B1 (en) | Multichannel decimation/interpolation filter | |
| US4918637A (en) | Multichannel decimation/interpolation filter | |
| CA1046642A (en) | Phase vocoder speech synthesis system | |
| US5398029A (en) | Sampling rate converter | |
| JP2970907B2 (ja) | Ｐｃｍにおけるアナログ信号合成装置 | |
| EP0218912B1 (en) | Special effects device for an electronic musical instrument | |
| KR910006755B1 (ko) | 디지탈 볼륨의 열화방지회로 | |
| JPH0246981B2 (ja) | Deijitarushingoshorisochi | |
| JPH0246980B2 (ja) | Deijitarushingoshorisochi | |
| JPH057903B2 (ja) | ||
| JP2663496B2 (ja) | 楽音信号発生装置のための信号補間器 | |
| JPH0535277A (ja) | 電子楽器 | |
| EP0084562B1 (en) | Multi-tone signal generator | |
| JPH11282466A (ja) | 信号処理装置及び信号処理方法 | |
| JPH0235320B2 (ja) | ||
| JPH04161878A (ja) | 可変遅延回路 | |
| JPS5897968A (ja) | ディジタル信号の標本化周波数変換装置 | |
| JPH0822339B2 (ja) | 複数音源出力部を内蔵する音源チップで構成されるコンピュータゲーム装置 | |
| JPS62126714A (ja) | Ａ／ｄ変換方式 | |
| JPH0719246B2 (ja) | デジタル信号処理装置 | |
| JPS60248014A (ja) | デイジタル信号処理回路 | |
| JPH01269994A (ja) | 楽音信号発生装置 | |
| JPH0582960B2 (ja) | ||
| JP3298152B2 (ja) | 楽音信号発生装置 | |
| SU1589314A1 (ru) | Устройство кодировани звуковых сигналов в частотной области |