JPH0247036B2 - - Google Patents
Info
- Publication number
- JPH0247036B2 JPH0247036B2 JP58015496A JP1549683A JPH0247036B2 JP H0247036 B2 JPH0247036 B2 JP H0247036B2 JP 58015496 A JP58015496 A JP 58015496A JP 1549683 A JP1549683 A JP 1549683A JP H0247036 B2 JPH0247036 B2 JP H0247036B2
- Authority
- JP
- Japan
- Prior art keywords
- ram
- gate
- output
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
Description
【発明の詳細な説明】
（技術分野）
本発明はラム（RAM）のセンス回路に関す
る。
る。
（背景技術）
最近の集積回路では、１チツプ・マイクロコン
ピユータに代表されるようにラム（RAM）が内
蔵されているものが多い。このような集積回路で
使用されている従来のラムのセンス回路部を第１
図に示す。
ピユータに代表されるようにラム（RAM）が内
蔵されているものが多い。このような集積回路で
使用されている従来のラムのセンス回路部を第１
図に示す。
１，２は“１”及び“０”の信号線であり、
RAMのセル部を構成する図示しない各フリツプ
フロツプと図示しないトランスフアースイツチを
を介して接続されている。３，４はノアゲートで
あり、３の入力端は１の信号線及び４の出力に、
また４の入力端は２の信号線と３の出力に接続さ
れており、４の出力がラムの信号となる。ラムの
読み出し時には、セル部のいずれかの図示しない
フリツプフロツプが１及び２の信号線に図示しな
いトランスフアースイツチを介して接続される。
接続された図示しないフリツプフロツプが“１”
の状態を保持していれば１の信号線は高電位とな
り、２の信号線は低電位となる。従つて３の出力
は入力端の一方に高電位が加えられるため“０”
となり、ノアゲート４の出力つまりラムの出力
は、ノアゲート４の入力端の一方に低電位がまた
他方の入力端には“０”が加えられるため“１”
となる。
RAMのセル部を構成する図示しない各フリツプ
フロツプと図示しないトランスフアースイツチを
を介して接続されている。３，４はノアゲートで
あり、３の入力端は１の信号線及び４の出力に、
また４の入力端は２の信号線と３の出力に接続さ
れており、４の出力がラムの信号となる。ラムの
読み出し時には、セル部のいずれかの図示しない
フリツプフロツプが１及び２の信号線に図示しな
いトランスフアースイツチを介して接続される。
接続された図示しないフリツプフロツプが“１”
の状態を保持していれば１の信号線は高電位とな
り、２の信号線は低電位となる。従つて３の出力
は入力端の一方に高電位が加えられるため“０”
となり、ノアゲート４の出力つまりラムの出力
は、ノアゲート４の入力端の一方に低電位がまた
他方の入力端には“０”が加えられるため“１”
となる。
接続された図示しないフリツプフロツプが
“０”の状態を保持していれば１の信号線は低電
位、２の信号線は高電位となる。従つてノアゲー
ト４の入力端の一方が高電位となるためノアゲー
ト４の出力つまりラムの出力は“０”となる。
“０”の状態を保持していれば１の信号線は低電
位、２の信号線は高電位となる。従つてノアゲー
ト４の入力端の一方が高電位となるためノアゲー
ト４の出力つまりラムの出力は“０”となる。
ラムへの書き込み時には、読み出し時と同様に
セル部のいずれかのフリツプフロツプが１及び２
の信号線に図示しないトランスフアースイツチを
介して接続される。そして、１，２の信号線を
“１”、“０”あるいは“０”、“１”に強制的にし
て、１，２の信号線に接続された図示しないフリ
ツプフロツプを反転させる。従つて、書き込むデ
ータによりノアゲート４の出力つまりラムの出力
は変化する。
セル部のいずれかのフリツプフロツプが１及び２
の信号線に図示しないトランスフアースイツチを
介して接続される。そして、１，２の信号線を
“１”、“０”あるいは“０”、“１”に強制的にし
て、１，２の信号線に接続された図示しないフリ
ツプフロツプを反転させる。従つて、書き込むデ
ータによりノアゲート４の出力つまりラムの出力
は変化する。
現在、時計・電卓等に使用されている１チツ
プ・マイクロコンピユータではアキユムレータの
データとラムのデータとの演算を行うとき、プロ
グラムのステツプ数を減少させるため、演算結果
をアキユムレータに保持すると共にラムに書き込
む方式を取るものが多い。この方式を従来のセン
ス回路部を持つラムを使用して実現させると、第
２図のようになる。
プ・マイクロコンピユータではアキユムレータの
データとラムのデータとの演算を行うとき、プロ
グラムのステツプ数を減少させるため、演算結果
をアキユムレータに保持すると共にラムに書き込
む方式を取るものが多い。この方式を従来のセン
ス回路部を持つラムを使用して実現させると、第
２図のようになる。
５はφWを書き込み信号とするラムで、６は
φRを読み込み信号とするラツチで、７はアキユ
ムレータであり、８は演算回路である。５から読
み出されたデータはφRの信号により一度ラツチ
６によりラツチされる。ラツチ６の出力はアキユ
ムレータ７の出力と共に、演算回路８に入力され
る。演算回路８の出力はRAM５に入力され、
φWの信号によりRAM５に書き込まれる。RAM
５の出力は、演算回路８の出力がRAM５に書き
込まれると同時に変化するため、RAM５から読
み出したデータを保持する６のラツチは不可欠で
ある。
φRを読み込み信号とするラツチで、７はアキユ
ムレータであり、８は演算回路である。５から読
み出されたデータはφRの信号により一度ラツチ
６によりラツチされる。ラツチ６の出力はアキユ
ムレータ７の出力と共に、演算回路８に入力され
る。演算回路８の出力はRAM５に入力され、
φWの信号によりRAM５に書き込まれる。RAM
５の出力は、演算回路８の出力がRAM５に書き
込まれると同時に変化するため、RAM５から読
み出したデータを保持する６のラツチは不可欠で
ある。
以上説明したように、従来のセンス回路部を持
つラムを使用して、ラムのデータを読み出し、操
作を行いさらにそれをラムに書き込むことを行う
には、読み出し時のデータを一時保持するラツチ
が必要となる。ラツチの数はラムの１ワードを構
成するビツト数に従い増大し、集積回路のチツプ
面積を増大させる欠点があつた。
つラムを使用して、ラムのデータを読み出し、操
作を行いさらにそれをラムに書き込むことを行う
には、読み出し時のデータを一時保持するラツチ
が必要となる。ラツチの数はラムの１ワードを構
成するビツト数に従い増大し、集積回路のチツプ
面積を増大させる欠点があつた。
（発明の課題）
本発明はこの欠点を除去するため、ラムのセン
ス回路部自体にラムの読み出し時のデータをラツ
チする機能を持たせたもので以下詳細に説明す
る。
ス回路部自体にラムの読み出し時のデータをラツ
チする機能を持たせたもので以下詳細に説明す
る。
（発明の構成および作用）
第３図は本発明の実施例である。９，１０は
“１”及び“０”の信号線であり、ラムのセル部
をを構成する各フリツプフロツプとゲートを介し
て接続されている。１１，１２はそれぞれ２入力
ゲートを構成するアンドゲートであり、アンドゲ
ート１１の入力端には９の信号線及びラムの読み
出し信号φRが接続される。アンドゲート１２の
入力端には１０の信号線及びφRが接続される。
１３，１４はフリツプフロツプを構成するノアゲ
ートであり、ノアゲート１３の入力端にはアンド
ゲート１１の出力及び１４の出力が接続され、ノ
アゲート１４の入力端にはアンドゲート１２の出
力及びノアゲート１３の出力が接続される。ノア
ゲート１４の出力がラムの出力となる。
“１”及び“０”の信号線であり、ラムのセル部
をを構成する各フリツプフロツプとゲートを介し
て接続されている。１１，１２はそれぞれ２入力
ゲートを構成するアンドゲートであり、アンドゲ
ート１１の入力端には９の信号線及びラムの読み
出し信号φRが接続される。アンドゲート１２の
入力端には１０の信号線及びφRが接続される。
１３，１４はフリツプフロツプを構成するノアゲ
ートであり、ノアゲート１３の入力端にはアンド
ゲート１１の出力及び１４の出力が接続され、ノ
アゲート１４の入力端にはアンドゲート１２の出
力及びノアゲート１３の出力が接続される。ノア
ゲート１４の出力がラムの出力となる。
ラムの読み出し時には、セル部のいずれかの図
示しないフリツプフロツプが９及び１０の信号線
に図示しないトランスフアースイツチを介して接
続される。接続された図示しないフリツプフロツ
プが“１”の状態を保持していれば９の信号線は
高電位に、１０の信号線は低電位となる。このと
きにφRの信号を“１”にすれば、アンドゲート
１１の出力は入力が高電位及び“１”であるので
“１”となり、アンドゲート１２の出力は入力が
低電位及び“１”であるので“０”となる。ノア
ゲート１３の出力は入力の一方が“１”であるの
で“０”となり、従つてノアゲート１４の出力つ
まりラムの出力は入力が全て“０”となるため
“１”となる。逆に９，１０の信号線に接続され
た図示しないフリツプフロツプが“０”の状態を
保持していれば、９の信号線は低電位に、１０の
信号線は高電位となる。このときにφRの信号を
“１”とすれば、アンドゲート１１の出力は入力
が低電位及び“１”のため“０”となり、アンド
ゲート１２の出力は入力が高電位及び“１”のた
め“１”となる。ノアゲート１４の出力つまりラ
ムの出力は入力の一方が“１”のため“０”とな
る。ラムへの書き込み時にはφRの信号を“０”
とする。したがつて、９，１０の信号線の状態に
かかわらずアンドゲート１１，１２の出力は
“０”となる。１３，１４のノアゲートはフリツ
プフロツプを構成しているため、アンドゲート１
１，１２の出力が“０”となつてもラムの読み出
し時のデータはノアゲート１４の出力に保持され
続ける。
示しないフリツプフロツプが９及び１０の信号線
に図示しないトランスフアースイツチを介して接
続される。接続された図示しないフリツプフロツ
プが“１”の状態を保持していれば９の信号線は
高電位に、１０の信号線は低電位となる。このと
きにφRの信号を“１”にすれば、アンドゲート
１１の出力は入力が高電位及び“１”であるので
“１”となり、アンドゲート１２の出力は入力が
低電位及び“１”であるので“０”となる。ノア
ゲート１３の出力は入力の一方が“１”であるの
で“０”となり、従つてノアゲート１４の出力つ
まりラムの出力は入力が全て“０”となるため
“１”となる。逆に９，１０の信号線に接続され
た図示しないフリツプフロツプが“０”の状態を
保持していれば、９の信号線は低電位に、１０の
信号線は高電位となる。このときにφRの信号を
“１”とすれば、アンドゲート１１の出力は入力
が低電位及び“１”のため“０”となり、アンド
ゲート１２の出力は入力が高電位及び“１”のた
め“１”となる。ノアゲート１４の出力つまりラ
ムの出力は入力の一方が“１”のため“０”とな
る。ラムへの書き込み時にはφRの信号を“０”
とする。したがつて、９，１０の信号線の状態に
かかわらずアンドゲート１１，１２の出力は
“０”となる。１３，１４のノアゲートはフリツ
プフロツプを構成しているため、アンドゲート１
１，１２の出力が“０”となつてもラムの読み出
し時のデータはノアゲート１４の出力に保持され
続ける。
（発明の効果）
以上説明したように、本発明によれば、従来の
ラムのセンス回路部に比較してわずかのゲートの
付加のみでセンス回路部自体にラムの読み出し時
のデータのラツチ機能を持たせることができ、わ
ざわざラムの外部にラムのデータをラツチさせる
回路を付け加える必要がなくなる。
ラムのセンス回路部に比較してわずかのゲートの
付加のみでセンス回路部自体にラムの読み出し時
のデータのラツチ機能を持たせることができ、わ
ざわざラムの外部にラムのデータをラツチさせる
回路を付け加える必要がなくなる。
従つて集積回路のチツプ面積の増大を招くこと
なく、所望の機能を実現することができる。
なく、所望の機能を実現することができる。
第１図は従来のラムのセンス回路部、第２図は
従来のセンス回路部をもつラムを使用して実現し
た１チツプ・マイクロコンピユータの方式を示す
説明図、第３図は本発明の実施例の説明図であ
る。 １……“１”信号線、２……“０”信号線、３
……ノアゲート、４……ノアゲート、５……ラ
ム、６……ラツチ、７……アキユムレータ、８…
…演算回路、９……“１”信号線、１０……
“０”信号線、１１……アンドゲート、１２……
アンドゲート、１３……ノアゲート、１４……ノ
アゲート。
従来のセンス回路部をもつラムを使用して実現し
た１チツプ・マイクロコンピユータの方式を示す
説明図、第３図は本発明の実施例の説明図であ
る。 １……“１”信号線、２……“０”信号線、３
……ノアゲート、４……ノアゲート、５……ラ
ム、６……ラツチ、７……アキユムレータ、８…
…演算回路、９……“１”信号線、１０……
“０”信号線、１１……アンドゲート、１２……
アンドゲート、１３……ノアゲート、１４……ノ
アゲート。
Claims (1)
- 【特許請求の範囲】 １ ラム（RAM）からの“１”信号線とラムの
読出し信号をゲート信号とし、これらの入力値に
より“０”値又は“１”値を出力する第１の２入
力ゲート回路と、 前記ラムからの“０”信号線とラムの読出し信
号をゲート信号とし、これらの入力値により
“０”値又は“１”値を出力する第２の２入力ゲ
ート回路と、 前記第１及び第２の２入力ゲート回路の出力を
入力とし、該入力値が異なる論理値であるとき
に、前記ラムからの読出し信号値を出力し、該入
力値がともに同じ論理値であるときの少なくとも
一方で信号保持を行ないこの保持値を出力するフ
リツプフロツプとを有することを特徴とするセン
ス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58015496A JPS59142795A (ja) | 1983-02-03 | 1983-02-03 | センス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58015496A JPS59142795A (ja) | 1983-02-03 | 1983-02-03 | センス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59142795A JPS59142795A (ja) | 1984-08-16 |
| JPH0247036B2 true JPH0247036B2 (ja) | 1990-10-18 |
Family
ID=11890415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58015496A Granted JPS59142795A (ja) | 1983-02-03 | 1983-02-03 | センス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59142795A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57199330A (en) * | 1981-06-01 | 1982-12-07 | Mitsubishi Electric Corp | Mos output driving circuit |
-
1983
- 1983-02-03 JP JP58015496A patent/JPS59142795A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59142795A (ja) | 1984-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4882709A (en) | Conditional write RAM | |
| EP0145497B1 (en) | Semiconductor integrated circuit device | |
| US3968480A (en) | Memory cell | |
| US5125011A (en) | Apparatus for masking data bits | |
| JPS6128198B2 (ja) | ||
| JPH0247036B2 (ja) | ||
| JP3071435B2 (ja) | 多ビット一致回路 | |
| KR910001545A (ko) | Cpu 코어 | |
| JP2644111B2 (ja) | 入出力回路 | |
| JPS6256598B2 (ja) | ||
| JPS60262258A (ja) | 記憶回路 | |
| JPS629926B2 (ja) | ||
| JPH0517565B2 (ja) | ||
| JPH064480Y2 (ja) | 半導体記憶装置 | |
| JPS59161761A (ja) | デ−タ処理装置における状態設定回路 | |
| JPS6349816B2 (ja) | ||
| JP2575436B2 (ja) | フリップフロップ回路を内蔵した半導体集積回路 | |
| JP2819329B2 (ja) | プログラム記憶装置 | |
| JP2716284B2 (ja) | 半導体集積回路 | |
| KR920005294B1 (ko) | 듀얼포트 메모리 소자의 칩인에이블신호 제어회로 | |
| KR900003527Y1 (ko) | 데이타 송수신 집적회로용 디엠에이회로 | |
| JPS6118832B2 (ja) | ||
| JPH02215218A (ja) | ラッチ回路 | |
| JPH0564361B2 (ja) | ||
| JPS6160516B2 (ja) |