JPH0517565B2 - - Google Patents
Info
- Publication number
- JPH0517565B2 JPH0517565B2 JP62057301A JP5730187A JPH0517565B2 JP H0517565 B2 JPH0517565 B2 JP H0517565B2 JP 62057301 A JP62057301 A JP 62057301A JP 5730187 A JP5730187 A JP 5730187A JP H0517565 B2 JPH0517565 B2 JP H0517565B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- transistors
- circuit
- initial
- input circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Static Random-Access Memory (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、電源投入時やリセツト解除時、レ
ジスタなどのデータ記憶手段に対する初期データ
の設定を行うデータ設定回路に関する。
ジスタなどのデータ記憶手段に対する初期データ
の設定を行うデータ設定回路に関する。
従来、１チツプのICで構成されるマイクロコ
ンピユータでは、電源投入時やリセツト解除時の
初期値は、０データにクリアされたり、素子特性
に依存した不定値に収束する。
ンピユータでは、電源投入時やリセツト解除時の
初期値は、０データにクリアされたり、素子特性
に依存した不定値に収束する。
このようなマイクロコンピユータにおいて、プ
ログラムカウンタなどのデータ記憶手段ではプロ
グラム動作のスタート番地が固定され、また、汎
用レジスタなどでは初期決定（データ入力）を行
うことができないため、プログラムの短縮ができ
ない。
ログラムカウンタなどのデータ記憶手段ではプロ
グラム動作のスタート番地が固定され、また、汎
用レジスタなどでは初期決定（データ入力）を行
うことができないため、プログラムの短縮ができ
ない。
そこで、この発明は、リセツト時の保持データ
を任意に設定可能にしたものである。
を任意に設定可能にしたものである。
この発明のデータ設定回路は、第１図に例示す
るように、互いに逆方向を成す一対のインバータ
２０，２２を並列に接続するとともに、各インバ
ータの並列回路の両端のそれぞれにトランジスタ
２４，２６を直列に介してビツト線を接続すると
ともに、前記各トランジスタのゲートをワード線
３０を接続してなる記憶手段（レジスタ２）を備
えたデータ設定回路であつて、前記インバータの
並列回路の両端と接地点との間にそれぞれ第１お
よび第２のトランジスタ４０，４２を接続し、こ
れら第１および第２のトランジスタのゲート間に
直列に第３および第４のトランジスタ４４，４６
を接続した設定値入力回路４を備え、前記第３お
よび第４の接続点に加えられたイニシアル信号に
応じて前記設定値入力回路から特定データを初期
設定値として前記記憶手段に与えることを特徴と
する。
るように、互いに逆方向を成す一対のインバータ
２０，２２を並列に接続するとともに、各インバ
ータの並列回路の両端のそれぞれにトランジスタ
２４，２６を直列に介してビツト線を接続すると
ともに、前記各トランジスタのゲートをワード線
３０を接続してなる記憶手段（レジスタ２）を備
えたデータ設定回路であつて、前記インバータの
並列回路の両端と接地点との間にそれぞれ第１お
よび第２のトランジスタ４０，４２を接続し、こ
れら第１および第２のトランジスタのゲート間に
直列に第３および第４のトランジスタ４４，４６
を接続した設定値入力回路４を備え、前記第３お
よび第４の接続点に加えられたイニシアル信号に
応じて前記設定値入力回路から特定データを初期
設定値として前記記憶手段に与えることを特徴と
する。
このようにすると、設定値入力回路４に任意に
与えた特定データDiを、記憶手段の初期設定値と
して与えるので、記憶手段の初期設定値は、設定
値入力回路４に対する設定データによつて任意に
変更することができる。
与えた特定データDiを、記憶手段の初期設定値と
して与えるので、記憶手段の初期設定値は、設定
値入力回路４に対する設定データによつて任意に
変更することができる。
第１図は、この発明のデータ設定回路の実施例
を示す。
を示す。
レジスタ２は、記憶手段としてマイクロコンピ
ユータの内部に設置されており、リセツトまたは
電源解除によつて、書き込まれたデータが消失す
る。
ユータの内部に設置されており、リセツトまたは
電源解除によつて、書き込まれたデータが消失す
る。
そして、このレジスタ２に対して初期設定値と
してのデータを書き込むデータ設定手段として設
定値入力回路４が設置されている。
してのデータを書き込むデータ設定手段として設
定値入力回路４が設置されている。
設定値入力回路４は、初期値として特定のデー
タDiを設定するものであり、パワーオン信号やリ
セツト解除信号などの動作開始信号としてのイニ
シアル信号ITにより設定される特定データDiを、
イニシアル信号ITに応じて初期設定値としてレジ
スタ２に加える。
タDiを設定するものであり、パワーオン信号やリ
セツト解除信号などの動作開始信号としてのイニ
シアル信号ITにより設定される特定データDiを、
イニシアル信号ITに応じて初期設定値としてレジ
スタ２に加える。
したがつて、リセツト後や電源投入時のプログ
ラム動作の開始において、レジスタ２には、設定
値入力回路４から初期設定値として特定データDi
が加えられ、プログラム動作が、その特定データ
Diを設定値として行うことができる。この結果、
マイクロコンピユータによつて行うプログラム動
作に応じて初期値を設定でき、プログラム作成が
容易になるとともに、処理時間の短縮化が図られ
るのである。
ラム動作の開始において、レジスタ２には、設定
値入力回路４から初期設定値として特定データDi
が加えられ、プログラム動作が、その特定データ
Diを設定値として行うことができる。この結果、
マイクロコンピユータによつて行うプログラム動
作に応じて初期値を設定でき、プログラム作成が
容易になるとともに、処理時間の短縮化が図られ
るのである。
第２図は、この発明のデータ設定回路の具体的
な実施例を示す。
な実施例を示す。
レジスタ２は、インバータ２０，２２およびｎ
チヤネル型のトランジスタ２４，２６を単位ユニ
ツトとして構成され、たとえば、16ビツトでは16
組の単位ユニツトが必要である。３０はワード
線、３２，３４はビツト線であつて、ビツト線３
２のデータＤに対して、ビツト線３４には反転デ
ータが現れる。
チヤネル型のトランジスタ２４，２６を単位ユニ
ツトとして構成され、たとえば、16ビツトでは16
組の単位ユニツトが必要である。３０はワード
線、３２，３４はビツト線であつて、ビツト線３
２のデータＤに対して、ビツト線３４には反転デ
ータが現れる。
また、設定値入力回路４は、インバータ２０，
２２に対して第１および第２のトランジスタ４
０，４２を設置し、各トランジスタ４０，４２の
ゲート間に直列に接続した第３および第４のトラ
ンジスタ４４，４６を挿入するとともに、トラン
ジスタ４４，４６の接続点にイニシアル信号ITを
与える。この場合、設定値入力回路４は、１ビツ
トの単位ユニツトについて示したものであり、た
とえば、16ビツトの場合、16組が必要である。
２２に対して第１および第２のトランジスタ４
０，４２を設置し、各トランジスタ４０，４２の
ゲート間に直列に接続した第３および第４のトラ
ンジスタ４４，４６を挿入するとともに、トラン
ジスタ４４，４６の接続点にイニシアル信号ITを
与える。この場合、設定値入力回路４は、１ビツ
トの単位ユニツトについて示したものであり、た
とえば、16ビツトの場合、16組が必要である。
そして、各ユニニツトのトランジスタ４４，４
６の何れか一方を選択的にデプレーシヨン型トラ
ンジスタで構成すれば、トランジスタ４４，４６
の一方が選択的に導通されるので、イニシアル信
号ITによつて、初期設定値としての特定データDi
が設定値入力回路４からレジスタ２に設定される
ことになる。
６の何れか一方を選択的にデプレーシヨン型トラ
ンジスタで構成すれば、トランジスタ４４，４６
の一方が選択的に導通されるので、イニシアル信
号ITによつて、初期設定値としての特定データDi
が設定値入力回路４からレジスタ２に設定される
ことになる。
したがつて、リセツト後や電源投入時のプログ
ラム動作の開始において、イニシアル信号ITによ
つて、レジスタ２には、設定値入力回路４から初
期設定値として特定データDiが加えられ、その特
定データDiを初期値としてプログラム動作を行う
ことができるのである。
ラム動作の開始において、イニシアル信号ITによ
つて、レジスタ２には、設定値入力回路４から初
期設定値として特定データDiが加えられ、その特
定データDiを初期値としてプログラム動作を行う
ことができるのである。
以上説明したように、この発明によれば、リセ
ツト後、記憶手段にビツト毎、ワード毎に特定デ
ータが設定できるので、保持データとしての初期
設定値を任意にビツト毎、ワード毎に設定でき、
プログラム作成が容易になるとともに、処理時間
の短縮化を図ることができる。
ツト後、記憶手段にビツト毎、ワード毎に特定デ
ータが設定できるので、保持データとしての初期
設定値を任意にビツト毎、ワード毎に設定でき、
プログラム作成が容易になるとともに、処理時間
の短縮化を図ることができる。
第１図は、この発明のデータ設定回路の実施例
を示すブロツク図、第２図は第１図に示したデー
タ設定回路の具体的な実施例を示す回路図であ
る。 ２……レジスタ（記憶手段）、４……設定値入
力回路、２０，２２……インバータ、２４，２６
……トランジスタ、３０……ワード線、３２，３
４……ビツト線、４０……第１のトランジスタ、
４２……第２のトランジスタ、４４……第３のト
ランジスタ、４６……第４のトランジスタ。
を示すブロツク図、第２図は第１図に示したデー
タ設定回路の具体的な実施例を示す回路図であ
る。 ２……レジスタ（記憶手段）、４……設定値入
力回路、２０，２２……インバータ、２４，２６
……トランジスタ、３０……ワード線、３２，３
４……ビツト線、４０……第１のトランジスタ、
４２……第２のトランジスタ、４４……第３のト
ランジスタ、４６……第４のトランジスタ。
Claims (1)
- 【特許請求の範囲】 １ 互いに逆方向を成す一対のインバータを並列
に接続するとともに、各インバータの並列回路の
両端のそれぞれにトランジスタを直列に介してビ
ツト線を接続するとともに、前記各トランジスタ
のゲートをワード線を接続してなる記憶手段を備
えたデータ設定回路であつて、 前記インバータの並列回路の両端と接地点との
間にそれぞれ第１および第２のトランジスタを接
続し、これら第１および第２のトランジスタのゲ
ート間に直列に第３および第４のトランジスタを
接続した設定値入力回路を備え、前記第３および
第４の接続点に加えられたイニシアル信号に応じ
て前記設定値入力回路から特定データを初期設定
値として前記記憶手段に与えることを特徴とする
データ設定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62057301A JPS63223813A (ja) | 1987-03-12 | 1987-03-12 | デ−タ設定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62057301A JPS63223813A (ja) | 1987-03-12 | 1987-03-12 | デ−タ設定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63223813A JPS63223813A (ja) | 1988-09-19 |
| JPH0517565B2 true JPH0517565B2 (ja) | 1993-03-09 |
Family
ID=13051730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62057301A Granted JPS63223813A (ja) | 1987-03-12 | 1987-03-12 | デ−タ設定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63223813A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59229633A (ja) * | 1983-06-10 | 1984-12-24 | Hitachi Ltd | 論理回路装置 |
-
1987
- 1987-03-12 JP JP62057301A patent/JPS63223813A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63223813A (ja) | 1988-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05144273A (ja) | 半導体集積回路装置 | |
| US3588848A (en) | Input-output control circuit for memory circuit | |
| JPS6128198B2 (ja) | ||
| US3936810A (en) | Sense line balancing circuit | |
| JPH0517565B2 (ja) | ||
| JPS6022774B2 (ja) | 入出力端子制御方式 | |
| JPS60111394A (ja) | メモリセル | |
| JPS61139990A (ja) | シリアルアクセスメモリ | |
| JPH0564361B2 (ja) | ||
| JPH04278291A (ja) | メモリセル回路 | |
| JPS583188A (ja) | アドレスデコ−ド方式 | |
| JP2690610B2 (ja) | 半導体記憶装置 | |
| JPS6153814A (ja) | ラツチ回路 | |
| JPS6118832B2 (ja) | ||
| JPS62236054A (ja) | 半導体記憶装置 | |
| JPS629926B2 (ja) | ||
| JPH0440800B2 (ja) | ||
| JPH0247036B2 (ja) | ||
| JPS63245020A (ja) | デコ−ダ回路 | |
| JPH01276484A (ja) | 論理回路 | |
| JPS62107495A (ja) | 半導体集積回路 | |
| JPH01205789A (ja) | スタティックｒａｍ | |
| JPS62264319A (ja) | ワンチツプマイクロコンピユ−タ | |
| JPH03116487A (ja) | メモリー回路 | |
| JPH0226320B2 (ja) |