JPH0247102B2 - - Google Patents

Info

Publication number
JPH0247102B2
JPH0247102B2 JP60104035A JP10403585A JPH0247102B2 JP H0247102 B2 JPH0247102 B2 JP H0247102B2 JP 60104035 A JP60104035 A JP 60104035A JP 10403585 A JP10403585 A JP 10403585A JP H0247102 B2 JPH0247102 B2 JP H0247102B2
Authority
JP
Japan
Prior art keywords
wiring
film
insulating layer
multilayer wiring
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60104035A
Other languages
English (en)
Other versions
JPS61292342A (ja
Inventor
Shunichi Fukuyama
Yasuhiro Yoneda
Masashi Myagawa
Kota Nishii
Azuma Matsura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60104035A priority Critical patent/JPS61292342A/ja
Priority to US06/790,615 priority patent/US4670299A/en
Priority to KR1019850007985A priority patent/KR880000853B1/ko
Priority to EP19900114892 priority patent/EP0406911B1/en
Priority to DE90114892T priority patent/DE3587442T2/de
Priority to EP19850307905 priority patent/EP0198976B1/en
Priority to DE8585307905T priority patent/DE3587041T2/de
Publication of JPS61292342A publication Critical patent/JPS61292342A/ja
Priority to KR1019870014659A priority patent/KR900005894B1/ko
Priority to US07/281,926 priority patent/US4988514A/en
Publication of JPH0247102B2 publication Critical patent/JPH0247102B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H10P14/6926—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising alkyl silsesquioxane, e.g. MSQ
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6342—Liquid deposition, e.g. spin-coating, sol-gel techniques or spray coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】 〔概要〕 多層配線構造体の導体配線層間の絶縁層を、シ
リル化ポリメチルシルセスキオキサン樹脂膜の上
に無機物質膜を形成した二重膜として形成し、こ
れによつて導体配線層による段差を平坦化し、か
つ配線の切断および短絡ならびに絶縁層のクラツ
ク発生を防止する。
〔産業上の利用分野〕
本発明は半導体集積回路に使用する多層配線構
造体に関する。
〔従来の技術〕
多層配線構造体の導体配線層間の絶縁層とし
て、従来は二酸化けい素、窒化けい素、アルミ
ナ、りんガラスなどの無機物質、またはポリイミ
ド、シリコーンなどの樹脂をそれぞれ単独で使用
していた。
〔解決しようとする問題点〕
蒸着またはCVD（chemical vapor diposition）
によつて形成される無機物質膜４は層厚が薄いの
で、第２図に示すように金属導体配線２および上
下配線接続部による段差がそのまま残される。従
つて絶縁層上の配線を微細化することが困難であ
り、配線の切断７および配線の短絡８を生じる問
題がある。
スピンコートして250℃〜350℃に加熱し硬化さ
せたポリイミドなどの耐熱性樹脂は膜厚が厚いの
で、第３図に示すように、絶縁層３はその下の配
線などによる段差をかなり平坦化することができ
るが、この樹脂は500℃において熱分解を開始す
ること、および吸湿しやすい問題がある。
有機溶剤に可溶なシリコーン樹脂もスピンコー
トして250℃〜350℃に加熱し硬化させる。第３図
に示すように樹脂膜３は段差をかなり平坦化する
ことができ、かつ窒素気流中で500℃で１時間加
熱しても熱分解は起こらない。しかし、この樹脂
膜３を通して上下配線２を接続した後に、窓明け
用マスクに使用したレジストを酸素プラズマでア
ツシングするとき、または500℃、１時間の加熱
後に膜厚10μm程度に積層された部分の樹脂層に
クラツクを発生する。
〔問題点を解決するための手段〕
上記問題点は、基板上に導体配線層と絶縁層と
を交互に反復して形成し、この絶縁層によつてそ
の下に位置する導体配線層による段差を平坦化す
ることができる多層配線構造体の製法であつて、
一つの絶縁層は、シリル化ポリメチルシルセスキ
オキサン樹脂膜３の上に無機物質膜４を設けた二
重膜として形成することを特徴とする多層配線構
造体の製法によつて達成することができる。
〔実施例と比較例〕
実施例 第３図に示すように、ａけい素基板１の上に膜
厚1μmのアルミニウム配線層２を形成し、ｂその
上にシリル化ポリメチルシルセスキオキサン
（＝3.0×104、／＝1.2）の20重量％メ
チルイソブチルケトン溶液を4000rpmでスピンコ
ートした。これを120℃で10分間加熱して乾燥さ
せ、さらに350℃で１時間加熱して溶融させた。
形成された膜厚1.2〜1.4μmのシリル化ポリメチル
シルセスキオキサン薄膜３は、スピンコートおよ
び加熱溶融により、1μmのアルミニウムの配線段
差を完全に平坦化した。ｃさらにこの薄膜３の上
に膜厚1.0μmにりんガラス（PSG）膜４をCVD
により形成した。ｄ次に第一配線層と、第二配線
層との接続を行うために商品名AZ1350レジスト
５をマスクとしてCF4プラズマによりスルホール
６を形成し、ｅ酸素プラズマによりレジスト５の
除去を行い、ｆさらに第二配線層とする膜厚1μm
のアルミニウム２を蒸着して第一配線層のアルミ
ニウム２と接続させた。このようにして形成した
多層配線構造体は第４図の曲線Ａに示すように電
圧25Vをかけてもリーク電流は観測されなかつ
た。また、250℃で500時間放置後に、−65℃〜150
℃の温度サイクルを500時間（１サイクル90分）
行なつた信頼性試験の後も25Vにおけるリーク電
流は観測されなかつた。
比較例 １ 実施例の工程ｂを行なわないことの他は実施例
と同様にして、第一配線層と第二配線層との間に
膜厚1.0μmのりんガラス膜４をCVDにより形成し
て多層配線構造体を製造した。実施例と同様に電
圧−リーク電流曲線Ｂを求めた結果、13Vで
1mAに近いリーク電流を示した。
比較例 ２ りんガラス膜４を蒸着により形成したことの他
は比較例１と同様にして多層配線構造体を製造し
た。電圧−リーク電流曲線Ｃは10Vで1mAを超
えるリーク電流を示した。
〔発明の効果〕
本発明によれば、樹脂膜にクラツクを発生する
ことなく、また配線の切断および短絡を生じるこ
のない絶縁層を有する多層配線構造体を製造する
ことができる。
【図面の簡単な説明】
第１図は本発明の多層配線構造体の製造工程図
であり、第２図は無機物質のみを絶縁層とする多
層配線構造体の断面図であり、第３図は樹脂のみ
を絶縁層とする多層配線構造体の断面図である。
第４図は多層配線構造体の電圧−リーク電流の関
係を示すグラフである。 １…基板、２…導体配線層、３…樹脂膜、４…
無機物質膜、５…レジスト、６…窓、７…配線の
切断、８…配線の短絡、Ａ…実施例、Ｂ…比較例
１、Ｃ…比較例２。

Claims (1)

    【特許請求の範囲】
  1. １ 基板上に導体配線層と絶縁層とを交互に反復
    して形成し、この絶縁層によつてその下に位置す
    る導体配線層による段差を平坦化することができ
    る多層配線構造体の製法であつて、一つの絶縁層
    は、シリル化ポリメチルシルセスキオキサン樹脂
    膜３の上に無機物質膜４を設けた二重膜として形
    成することを特徴とする多層配線構造体の製法。
JP60104035A 1984-11-01 1985-05-17 多層配線構造体の製法 Granted JPS61292342A (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP60104035A JPS61292342A (ja) 1985-05-17 1985-05-17 多層配線構造体の製法
US06/790,615 US4670299A (en) 1984-11-01 1985-10-23 Preparation of lower alkyl polysilsesquioxane and formation of insulating layer of silylated polymer on electronic circuit board
KR1019850007985A KR880000853B1 (ko) 1984-11-01 1985-10-29 저급알킬 폴리실세스퀴옥산의 제조방법
EP19850307905 EP0198976B1 (en) 1984-11-01 1985-10-31 Process for formation of insulating layer of silylated polysilsesquioxane on electronic circuit board
DE90114892T DE3587442T2 (de) 1984-11-01 1985-10-31 Verfahren zur Herstellung von Polysilsesquioxanen.
EP19900114892 EP0406911B1 (en) 1984-11-01 1985-10-31 Process for preparation of polysilsesquioxane
DE8585307905T DE3587041T2 (de) 1984-11-01 1985-10-31 Verfahren zur herstellung von isolatorschichten aus silylierten polysilsesquioxanen auf elektronischen gedruckten schaltung.
KR1019870014659A KR900005894B1 (ko) 1984-11-01 1987-12-21 표면이 평평한 절연층의 형성방법
US07/281,926 US4988514A (en) 1984-11-01 1988-12-02 Preparation of lower alkyl polysilsesquioxane and formation of insulating layer of silylated polymer on electronic circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60104035A JPS61292342A (ja) 1985-05-17 1985-05-17 多層配線構造体の製法

Publications (2)

Publication Number Publication Date
JPS61292342A JPS61292342A (ja) 1986-12-23
JPH0247102B2 true JPH0247102B2 (ja) 1990-10-18

Family

ID=14369970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60104035A Granted JPS61292342A (ja) 1984-11-01 1985-05-17 多層配線構造体の製法

Country Status (1)

Country Link
JP (1) JPS61292342A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6440550B1 (en) 1999-10-18 2002-08-27 Honeywell International Inc. Deposition of fluorosilsesquioxane films
US6368400B1 (en) 2000-07-17 2002-04-09 Honeywell International Absorbing compounds for spin-on-glass anti-reflective coatings for photolithography
US8053159B2 (en) 2003-11-18 2011-11-08 Honeywell International Inc. Antireflective coatings for via fill and photolithography applications and methods of preparation thereof

Also Published As

Publication number Publication date
JPS61292342A (ja) 1986-12-23

Similar Documents

Publication Publication Date Title
US4001870A (en) Isolating protective film for semiconductor devices and method for making the same
US3801880A (en) Multilayer interconnected structure for semiconductor integrated circuit and process for manufacturing the same
JP3418458B2 (ja) 半導体装置の製造方法
JPH0247102B2 (ja)
JPH01150342A (ja) 多層配線構造体及びその製造方法
JP2695198B2 (ja) 集積回路
JPS5842255A (ja) 多層配線をもつ半導体実装基板とその製造方法
JPS61187346A (ja) 絶縁膜構造および半導体装置
JPH0224382B2 (ja)
JP3077372B2 (ja) 集積回路装置用バンプ電極の製造方法
JPH0691161B2 (ja) 半導体装置の絶縁膜形成方法
JP3498619B2 (ja) 半導体装置とその製法
JPS62154643A (ja) 半導体装置の製造方法
JPS6125219B2 (ja)
JPH0419707B2 (ja)
JPH02192729A (ja) 絶縁層の製造方法
JPS6130733B2 (ja)
JPH0581077B2 (ja)
JPH05198689A (ja) 半導体装置及びその製造方法
JPH11274296A (ja) 多層配線構造及びその形成方法
JPS615550A (ja) 半導体装置およびその製造方法
JPS6337693A (ja) 多層配線基板の製造方法
JPS6256956A (ja) 耐熱性絶縁パタ−ンの製造方法
JPS5831558A (ja) 半導体装置の製造方法
JPH01302823A (ja) 半導体基板の平坦化方法