JPH0419707B2 - - Google Patents
Info
- Publication number
- JPH0419707B2 JPH0419707B2 JP56174307A JP17430781A JPH0419707B2 JP H0419707 B2 JPH0419707 B2 JP H0419707B2 JP 56174307 A JP56174307 A JP 56174307A JP 17430781 A JP17430781 A JP 17430781A JP H0419707 B2 JPH0419707 B2 JP H0419707B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- silicon
- silica
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法にかかり、特に
平担化された素子表面を有する半導体装置の製造
方法に関する。
平担化された素子表面を有する半導体装置の製造
方法に関する。
半導体装置は通常素子構成要素として単結晶半
導体、多結晶半導体、絶縁膜、金属配線などで構
成され、これらの構成要素は半導体装置の製造過
程において微細加工され、各々の構成要素の厚み
や大きさ、加工の程度が反映された凹凸を半導体
基板の一主面上に形成する。一般に、かかる凹凸
は半導体素子製造上好ましくなく、特に二層以上
の金属配線を必要とする半導体装置においては、
第一層金属配線工程において発生した凹凸が極め
て厳しく、第二層金属配線工程において加工が極
めて困難となり、その結果製造上の良品率の著る
しい低下を招く。
導体、多結晶半導体、絶縁膜、金属配線などで構
成され、これらの構成要素は半導体装置の製造過
程において微細加工され、各々の構成要素の厚み
や大きさ、加工の程度が反映された凹凸を半導体
基板の一主面上に形成する。一般に、かかる凹凸
は半導体素子製造上好ましくなく、特に二層以上
の金属配線を必要とする半導体装置においては、
第一層金属配線工程において発生した凹凸が極め
て厳しく、第二層金属配線工程において加工が極
めて困難となり、その結果製造上の良品率の著る
しい低下を招く。
一般には、半導体素子表面に形成された凹凸を
平滑化する方法として、素子表面にリンケイ酸ガ
ラス層を形成し、次に1000℃前後の高温にて軟化
及び平滑化する方法が知られている。しかし、ア
ルミニウム等の金属配線形成後においては、1000
℃前後の高温熱処理が出来ないので、かかる方法
は適用できない。
平滑化する方法として、素子表面にリンケイ酸ガ
ラス層を形成し、次に1000℃前後の高温にて軟化
及び平滑化する方法が知られている。しかし、ア
ルミニウム等の金属配線形成後においては、1000
℃前後の高温熱処理が出来ないので、かかる方法
は適用できない。
従来は、第一層金属配線層が形成され、次にプ
ラズマシリコン窒化膜などの絶縁膜が形成され、
次にシリコン化合物を含む溶液（以後シリカフイ
ルム液と称す）を塗布及び焼成してかかる凹凸を
軽減する方法があつた。しかしながら、絶縁膜と
してプラズマシリコン窒化膜を使用した場合、シ
リカフイルム液を塗布・焼成後に素子表面に形成
された膜（以後シリカフイルムと称す）とシリコ
ン窒化膜との密着が余り良くなく、シリカフイル
ム液の組成にもよるが、素子表面を十分に平滑す
る為に十分厚くシリカフイルム液を塗布・焼成す
ると、シリカフイルムとシリコン窒化膜とが剥離
したり、シリカフイルム自体に割れ目を生じ、半
導体装置の信頼性が低下したり、ひいては半導体
装置自体が機能しなくなるなどの大きな問題があ
る。
ラズマシリコン窒化膜などの絶縁膜が形成され、
次にシリコン化合物を含む溶液（以後シリカフイ
ルム液と称す）を塗布及び焼成してかかる凹凸を
軽減する方法があつた。しかしながら、絶縁膜と
してプラズマシリコン窒化膜を使用した場合、シ
リカフイルム液を塗布・焼成後に素子表面に形成
された膜（以後シリカフイルムと称す）とシリコ
ン窒化膜との密着が余り良くなく、シリカフイル
ム液の組成にもよるが、素子表面を十分に平滑す
る為に十分厚くシリカフイルム液を塗布・焼成す
ると、シリカフイルムとシリコン窒化膜とが剥離
したり、シリカフイルム自体に割れ目を生じ、半
導体装置の信頼性が低下したり、ひいては半導体
装置自体が機能しなくなるなどの大きな問題があ
る。
本発明の目的は、かかる欠点を除去し、素子表
面が十分かつ容易に平滑化された半導体装置の製
造方法を提供する事である。
面が十分かつ容易に平滑化された半導体装置の製
造方法を提供する事である。
本発明の特徴は、半導体基体の一主面にフイー
ルド酸化膜を形成する工程と、このフイールド酸
化膜上に配線層を形成する工程と、配線層をおお
つてシリコン窒化膜をフイールド酸化膜上に連続
的に形成する工程と、シリコン窒化膜の表面を酸
化して第１のシリコン酸化膜を形成する工程と、
第１のシリコン酸化膜の表面にシリコン化合物を
含む溶液を塗布、焼成して第２のシリコン酸化膜
を形成する工程とを有する半導体装置の製造方法
にある。
ルド酸化膜を形成する工程と、このフイールド酸
化膜上に配線層を形成する工程と、配線層をおお
つてシリコン窒化膜をフイールド酸化膜上に連続
的に形成する工程と、シリコン窒化膜の表面を酸
化して第１のシリコン酸化膜を形成する工程と、
第１のシリコン酸化膜の表面にシリコン化合物を
含む溶液を塗布、焼成して第２のシリコン酸化膜
を形成する工程とを有する半導体装置の製造方法
にある。
本発明は、シリカフイルムとシリコン酸化膜と
の密着はシリカフイルムとシリコン窒化膜との密
着より強固であり、前記シリコン窒化膜にシリカ
フイルム液を塗布・焼成して素子表面を平滑化す
るに当り、該シリコン窒化膜表面にあらかじめシ
リコン酸化膜層を形成しておくとシリカフイルム
を十分厚く形成しても、シリカフイルムの剥離な
いしはクラツクなどが発生し難いという知見に基
づく。
の密着はシリカフイルムとシリコン窒化膜との密
着より強固であり、前記シリコン窒化膜にシリカ
フイルム液を塗布・焼成して素子表面を平滑化す
るに当り、該シリコン窒化膜表面にあらかじめシ
リコン酸化膜層を形成しておくとシリカフイルム
を十分厚く形成しても、シリカフイルムの剥離な
いしはクラツクなどが発生し難いという知見に基
づく。
本発明を用いれば、前記シリカフイルム膜の膜
厚を厚く出来、シリカフイルム形成後に十分に平
滑化された素子表面を有し、半導体装置の製造が
容易で、しかも信頼性の高い装置が得られるとい
う大きな利点を有する。
厚を厚く出来、シリカフイルム形成後に十分に平
滑化された素子表面を有し、半導体装置の製造が
容易で、しかも信頼性の高い装置が得られるとい
う大きな利点を有する。
次に、本発明の実施例について説明する。第１
図は本発明を二層アルミ配線構造に適用した例で
ある。先づ、Ｐ型半導体基体１１上にフイールド
酸化膜１２を形成し、次にアルミを真空蒸着し、
ホトレジスト法を用いて選択的に触刻し、第１の
アルミ配線層１３を約1μｍの膜厚で形成し、次
にアンモニア及びシランのプラズマ雰囲気中でシ
リコン窒化膜１４を形成し、次に酸化膜１５を形
成する。次に、エチルアルコールにシラノールを
溶解したシリカフイルム液を回転塗布し、窒素雰
囲気中にて、450℃、１時間焼成し、シリカフイ
ルム１７の膜厚として約1200Åを得る。このと
き、前記第１のアルミ配線１３により形成された
段差部分１６にはシリカフイルムの膜厚として
5000Å程度の膜厚が得られ、段差１６近傍の形状
は平滑化されるので、次工程である第２のアルミ
配線層１８を形成しても、段差１６近傍における
アルミの膜厚が減少したり、断線したりすること
がなく、電気的に安定な信頼性の高い半導体装置
が容易に製造できる。
図は本発明を二層アルミ配線構造に適用した例で
ある。先づ、Ｐ型半導体基体１１上にフイールド
酸化膜１２を形成し、次にアルミを真空蒸着し、
ホトレジスト法を用いて選択的に触刻し、第１の
アルミ配線層１３を約1μｍの膜厚で形成し、次
にアンモニア及びシランのプラズマ雰囲気中でシ
リコン窒化膜１４を形成し、次に酸化膜１５を形
成する。次に、エチルアルコールにシラノールを
溶解したシリカフイルム液を回転塗布し、窒素雰
囲気中にて、450℃、１時間焼成し、シリカフイ
ルム１７の膜厚として約1200Åを得る。このと
き、前記第１のアルミ配線１３により形成された
段差部分１６にはシリカフイルムの膜厚として
5000Å程度の膜厚が得られ、段差１６近傍の形状
は平滑化されるので、次工程である第２のアルミ
配線層１８を形成しても、段差１６近傍における
アルミの膜厚が減少したり、断線したりすること
がなく、電気的に安定な信頼性の高い半導体装置
が容易に製造できる。
本実施例では、シリコン窒化膜１４上にシリコ
ン酸化膜層１５が形成されていたために、シラノ
ール焼成後のシリカフイルム膜１７の膜厚を1200
Åと厚くできたが、該酸化膜１５がないと、シリ
カフイルム膜１７とシリコン窒化膜１４との密着
は良くないので、シラノールが熱分解し、収縮す
るさいに生じる引張り応力に耐えず、シリカフイ
ルム１７とシリコン窒化膜１４とが剥離したり、
シリカフイルム１７自体にクラツクが発生したり
する。
ン酸化膜層１５が形成されていたために、シラノ
ール焼成後のシリカフイルム膜１７の膜厚を1200
Åと厚くできたが、該酸化膜１５がないと、シリ
カフイルム膜１７とシリコン窒化膜１４との密着
は良くないので、シラノールが熱分解し、収縮す
るさいに生じる引張り応力に耐えず、シリカフイ
ルム１７とシリコン窒化膜１４とが剥離したり、
シリカフイルム１７自体にクラツクが発生したり
する。
本実施例ではシリカフイルム液中に存在するシ
リコン化合物としてシラノールを使用した。シラ
ノールは焼成後の体積収縮率が大きく、焼成後の
シリカフイルム膜厚は1200Å程度にしか厚くでき
ないが、焼成後生成した膜はほぼ純粋な二酸化シ
リコンに近いので、電気的に安定な膜が得られ
る。
リコン化合物としてシラノールを使用した。シラ
ノールは焼成後の体積収縮率が大きく、焼成後の
シリカフイルム膜厚は1200Å程度にしか厚くでき
ないが、焼成後生成した膜はほぼ純粋な二酸化シ
リコンに近いので、電気的に安定な膜が得られ
る。
しかし、本発明はシリコン化合物としてシラノ
ール以外の化合物を用いた場合にも有効である。
例えば、シリコン化合物としてテトラエトキシシ
ランSi（OC2H5）4をルコール中に溶解したものを
用いてもよい。テトラエトキシシランを450℃の
窒素雰囲気中にて１時間熱処理した場合、テトラ
エトキシシランは分解して二酸化シリコンと有機
重合体とを形成する。この場合には、内部応力は
シラノールを熱分解した場合と比較して弱いが、
この場合にも二酸化シリコン層１５が存在した方
が下地との密着は良くなり、シリカフイルム膜剥
離やクラツクの発生を防止できる。
ール以外の化合物を用いた場合にも有効である。
例えば、シリコン化合物としてテトラエトキシシ
ランSi（OC2H5）4をルコール中に溶解したものを
用いてもよい。テトラエトキシシランを450℃の
窒素雰囲気中にて１時間熱処理した場合、テトラ
エトキシシランは分解して二酸化シリコンと有機
重合体とを形成する。この場合には、内部応力は
シラノールを熱分解した場合と比較して弱いが、
この場合にも二酸化シリコン層１５が存在した方
が下地との密着は良くなり、シリカフイルム膜剥
離やクラツクの発生を防止できる。
同様に、シリカフイルム液中に存在するシリコ
ン化合物としてエトキシシラン（C2H5）Si
（OC2H5）3などの利用も考えられるが、この種の
物質を塗布焼成して得られる二酸化シリコンと有
機重合体との混合膜についても、シリコン窒化膜
よりはシリコン酸化膜との密着の方が強固であ
る。
ン化合物としてエトキシシラン（C2H5）Si
（OC2H5）3などの利用も考えられるが、この種の
物質を塗布焼成して得られる二酸化シリコンと有
機重合体との混合膜についても、シリコン窒化膜
よりはシリコン酸化膜との密着の方が強固であ
る。
本発明のシリコン酸化膜１５はたとえば450℃
のプラズマ酸素雰囲気中にて窒化膜表面を酸化し
て形成することができる。酸化膜の膜厚としては
20Å以下の極めて薄い場合にも、シリカフイルム
と酸化膜との密着は、酸化膜厚とは関係なく強固
である。
のプラズマ酸素雰囲気中にて窒化膜表面を酸化し
て形成することができる。酸化膜の膜厚としては
20Å以下の極めて薄い場合にも、シリカフイルム
と酸化膜との密着は、酸化膜厚とは関係なく強固
である。
また、本発明の実施例では、単に第１のアルミ
配線と第２のアルミ配線とを有する半導体装置の
製造方法の場合について説明したが、電界効果ト
ランジスタやバイポーラ型トランジスタなどの能
動素子ないしは他の受動素子と組み合わせて使用
出来ることは言うまでもない。
配線と第２のアルミ配線とを有する半導体装置の
製造方法の場合について説明したが、電界効果ト
ランジスタやバイポーラ型トランジスタなどの能
動素子ないしは他の受動素子と組み合わせて使用
出来ることは言うまでもない。
第１図は本発明の第１の実施例の説明図であ
る。 尚、図において、１１……半導体基板、１２…
…酸化膜、１３……第１のアルミ配線、１４……
プラズマ窒化膜、１５……酸化膜、１６……素子
表面に形成された段差部分、１７……シリカフイ
ルム、１８……第２のアルミ配線である。
る。 尚、図において、１１……半導体基板、１２…
…酸化膜、１３……第１のアルミ配線、１４……
プラズマ窒化膜、１５……酸化膜、１６……素子
表面に形成された段差部分、１７……シリカフイ
ルム、１８……第２のアルミ配線である。
Claims (1)
- １ 半導体基体の一主面にフイールド酸化膜を形
成する工程と、前記フイールド酸化膜上に配線層
を形成する工程と、前記配線層をおおつてシリコ
ン窒化膜を前記フイールド酸化膜上に連続的に形
成する工程と、前記シリコン窒化膜の表面を酸化
して第１のシリコン酸化膜を形成する工程と、前
記第１のシリコン酸化膜の表面にシリコン化合物
を含む溶液を塗布、焼成して第２のシリコン酸化
膜を形成する工程とを有することを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56174307A JPS5874043A (ja) | 1981-10-29 | 1981-10-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56174307A JPS5874043A (ja) | 1981-10-29 | 1981-10-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5874043A JPS5874043A (ja) | 1983-05-04 |
| JPH0419707B2 true JPH0419707B2 (ja) | 1992-03-31 |
Family
ID=15976364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56174307A Granted JPS5874043A (ja) | 1981-10-29 | 1981-10-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5874043A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60246652A (ja) * | 1984-05-22 | 1985-12-06 | Nec Corp | 平坦化導電体配線の形成方法 |
| JPH0770533B2 (ja) * | 1985-04-17 | 1995-07-31 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JPS63207168A (ja) * | 1987-02-24 | 1988-08-26 | Seiko Epson Corp | Ｍｏｓ型半導体集積回路装置 |
| FR2625839B1 (fr) * | 1988-01-13 | 1991-04-26 | Sgs Thomson Microelectronics | Procede de passivation d'un circuit integre |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5133575A (en) * | 1974-09-17 | 1976-03-22 | Nippon Telegraph & Telephone | Tasohaisenkozo |
| JPS5214365A (en) * | 1975-07-25 | 1977-02-03 | Hitachi Ltd | Process for formation of insulating membrane by spreading |
-
1981
- 1981-10-29 JP JP56174307A patent/JPS5874043A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5874043A (ja) | 1983-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3935083A (en) | Method of forming insulating film on interconnection layer | |
| JPH01225326A (ja) | 集積回路のパッシベーション方法 | |
| JPH01307247A (ja) | 半導体装置の製造方法 | |
| JPH063804B2 (ja) | 半導体装置製造方法 | |
| JPH0555199A (ja) | 半導体装置 | |
| JPS5874043A (ja) | 半導体装置 | |
| JPS58135645A (ja) | 半導体装置の製造方法 | |
| JPS6046036A (ja) | 半導体装置の製造方法 | |
| JPH05234991A (ja) | 半導体装置 | |
| JPH0117254B2 (ja) | ||
| JPH098137A (ja) | 半導体装置及びその製造方法 | |
| JPS646543B2 (ja) | ||
| JPH0669038B2 (ja) | 半導体装置の製造方法 | |
| JPH05267476A (ja) | 半導体装置の製造方法 | |
| JPS5852330B2 (ja) | 半導体装置の製造方法 | |
| JPS6227745B2 (ja) | ||
| JPS6037150A (ja) | 半導体装置の製造方法 | |
| JPS5870556A (ja) | 半導体装置の製造方法 | |
| JPS62174944A (ja) | 半導体装置の製造方法 | |
| JPS6230337A (ja) | 半導体集積回路装置 | |
| JPH01286444A (ja) | 半導体装置 | |
| JPS63226946A (ja) | 半導体装置 | |
| JPH0121626B2 (ja) | ||
| JPH0476920A (ja) | 半導体装置の製造方法 | |
| JPS59215747A (ja) | 半導体装置の製造方法 |