JPH0247145B2 - Ruupushikideetadensosochi - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、複数のデイジタルデータ処理装置
の相互間でデータの授受を行うために用いるルー
プ式データ伝送装置に関するものである。

従来例の構成とその問題点 近年、複数のデイジタルデータ処理装置間の通
信路の構成方法が注目されている。例えば、マル
チプロセツサシステムはデイジタルデータ処理の
高速化に有用であると重要視されており、その複
数個備えられた各プロセツサ間の通信路の構成方
法が重要である。これらのプロセツサや周辺装置
といつた各種のデイジタルデータ処理装置間の通
信路としてループ式データ伝送装置は利用される
ものである。

従来は、第５図に示すような構成の装置がルー
プ式データ伝送装置として知られている。

第５図を用いて、従来のループ式データ伝送装
置のデータ伝送方式および構成の問題点を説明す
る。

第５図において１〜６はデータ処理装置、１０
〜１５はキユーメモリ、２０〜２２はデータバ
ス、２３〜２５は入力レデイ信号、２６〜２８は
書き込み信号、３０〜３２はデータバス、３３〜
３５は出力レデイ信号、３６〜３８はシフト信
号、４０〜４２は入力インタフエイス、５０〜５
５はリングバスのデータ線、５６〜６１はリング
バスのアクノリツジ信号、６２〜６７はリングバ
スの出力レデイ信号、７０〜７２は出力インタフ
エイス、８０〜８２はデータバス、８３〜８５は
入力レデイ信号、８６〜８８は書き込み信号、９
０〜９２はデータバス、９３〜９５は出力レデイ
信号、９６〜９８は読み出し信号である。

第５図において、３個のデータ処理装置１，
２，３のそれぞれから、３個のデータ処理装置
４，５，６のうち所望の装置だけにデータを伝送
することを考える。例えば、データ処理装置２か
らデータ処理装置４にデータを伝送する場合、デ
ータ処理装置２は、出力するデータに宛先である
データ処理装置４に対応する宛先情報を含めてデ
ータバス２１上に出力し、キユーメモリ１１の入
力レデイ信号２４がオンであることを確認した
後、書き込み信号２７を発生して前記キユーメモ
リ１１にひとまず前記データを格納する。この
時、前記キユーメモリ１１は、出力レデイ信号３
４をオンにする。前記格納されたデータは、入力
インタフエイス４１が、リングバス５０〜６７の
うちデータ線５１が空きスロツトになり、かつリ
ングバスのアクノリツジ信号５８がリセツト状態
であるのを確認するまで前記キユーメモリ１１中
で待ち合わせした後、前記入力インタフエイス４
１内に前記キユーメモリ１１よりデータバス３１
を通して前記データを読み込み、リングバスのデ
ータ線５２上に出力する。この時、同時にリング
バスのデータ線５２が空きスロツトではないこと
を示すビツトを前記リングバスのデータ線５２上
に付加し、シフト信号３７を発生し、リングバス
の出力レデイ信号６４をオンにする。

前記リングバスのデータ線５２上のデータは、
入力インタフエイス４２がリングバスの出力レデ
イ信号６４がオンになつたことを知つた後、空き
スロツトか否かを調べられるが、空きスロツトで
はないため、そのままリングバスのデータ線５３
上に出力され、リングバスのアクノリツジ信号５
８がオンになり、リングバスの出力レデイ信号６
５がオンとなる。

前記リングバスのデータ線５３上のデータは、
出力インタフエイス７２がリングバスの出力レデ
イ信号６５がオンになつたことを知つた後、空き
スロツトか否かと宛先情報とを調べられるが、宛
先情報がデータ処理装置６と対応しないため、前
記データはそのままリングバスのデータ線５４上
に出力され、リングバスのアクノリツジ信号５９
がオンになり、リングバスの出力レデイ信号６６
がオンになる。

出力インタフエイス７１の動作も出力インタフ
エイス７２の動作と同様であり、出力インタフエ
イス７２より送られて来たデータをそのままリン
グバスのデータ線５５上に出力し、リングバスの
アクノリツジ信号６０をオンにし、リングバスの
出力レデイ信号６７をオンにする。

前記リングバスのデータ線５５上のデータは、
出力インタフエイス７０がリングバスの出力レデ
イ信号６７がオンになつたことを知つた後、空き
スロツトか否かと宛先情報とを調べられ、空きス
ロツトでなくかつ宛先情報はデータ処理装置４と
対応するため、前記出力インタフエイス７０は前
記データをデータバス８０上に出力し、リングバ
スのアクノリツジ信号６１をオンとし、入力レデ
イ信号８３がオンであるのを確認した後書き込み
信号８６を発生し、キユーメモリ１３に前記デー
タを書き込む。この後、前記キユーメモリ１３は
出力レデイ信号９３をオンにする。

データ処理装置４は、自身がデータ受け取り可
能な状態になり、かつ出力レデイ信号９３がオン
である場合に限り、読み出し信号９６を発生し、
キユーメモリ１３よりデータバス９０を通してデ
ータを読み取る。これで一連のデータ伝送が完了
する。

第６図は、第５図の入力インタフエイス４０〜
４２を詳細に説明するためのブロツク図であり、
入力インタフエイス４１を例にとつて説明する。
入力インタフエイス４１は、通常、入力インタフ
エイス４０がリングバスのデータ線５１上にデー
タを出力したことを、リングバスの出力レデイ信
号６３がオンになつたことで制御部１００が知
り、切換信号１０１をリセツト状態にしてデータ
切換部１０２により前記データをそのままデータ
線１０３上にバイパスし、リングバスのアクノリ
ツジ信号５８がリセツト状態であるのを確認する
まで待つてラツチ信号１０４を発生して前記デー
タをラツチ１０５に読み込み、リングバスのアク
ノリツジ信号５７をオンにし、前記ラツチ１０５
に読み込まれたデータがリングバスのデータ線５
２上に確定するだけの遅延時間を伴なわせた後、
リングバスの出力レデイ信号６４をオンにすると
いう動作を繰り返している。リングバスのアクノ
リツジ信号５７は、リングバスの出力レデイ信号
６３がリセツト状態になつた時点でリセツトさ
れ、リングバスの出力レデイ信号６４は、リング
バスのアクノリツジ信号５８がオンになつた時点
でリセツトされる。しかし、キユーメモリ１１が
新たなデータを出力した場合に限り、すなわち前
記キユーメモリ１１がデータバス３１上にデータ
を出力して出力レデイ信号３４をオンにした場合
に限り、前記繰り返し動作の実施を繰り返し動作
の切れ目にて一時中断し、次の割り込み的動作を
行う。すなわち、リングバスの出力レデイ信号６
３がオンになるまで待つて、空きスロツト確認部
１０６にてデータ線５１上の空きスロツトか否か
を示す制御ビツト１０７を調べ、空きスロツト確
認結果１０８がリセツト状態の時には、それがオ
ンになるまで、前記繰り返し動作時と同様に、切
換信号１０１をリセツト状態にしてリングバスの
データ線５１上のデータをそのままデータ線１０
３上にバイパスし、リングバスのアクノリツジ信
号５８がリセツト状態であるのを確認するまで待
つてラツチ信号１０４を発生して前記データをラ
ツチ１０５に読み取り、リングバスのアクノリツ
ジ信号５７をオンにし、前記ラツチ１０５に読み
込まれたデータがリングバスのデータ線５２上に
確定するだけの遅延時間を伴なわせた後、リング
バスの出力レデイ信号６４をオンにするという動
作を繰り返す。前記空きスロツト確認結果１０８
がオンになつた場合には、切換信号１０１をオン
にしてデータバス３１上のデータに空きスロツト
か否かを示す制御ビツト１０９を制御ビツト付加
部１１０にてリセツト状態にして付加したデータ
をデータ線１０３上にバイパスし、リングバスの
アクノリツジ信号５７をオンにし、リングバスの
アクノリツジ信号５８がリセツト状態であるのを
確認するまで待つてラツチ信号１０４を発生して
前記データをラツチ１０５に読み込み、シフト信
号３７を発生してデータバス３１上にデータをシ
フトアウトし、前記ラツチ１０５に読み込まれた
データがリングバスのデータ線５２上に確定する
だけの遅延時間を伴なわせた後、リングバスの出
力レデイ信号６４をオンにするという動作を行
い、上記の割り込み的動作を終了する。他の入力
インタフエイス４０，４２も全く同じである。

第７図は、第５図の出力インタフエイス７０〜
７２を詳細に説明するためのブロツク図であり、
出力インタフエイス７０を例にとつて説明する。
出力インタフエイス７０は、出力インタフエイス
７１がリングバスのデータ線５５上にデータを出
力したことを、リングバスの出力レデイ信号６７
がオンになつたことで制御部１１１が知り、まず
前記データ中の空きスロツトであるか否かを示す
制御ビツト１１２と前記データ中の宛先情報１１
３を空きスロツト確認部１１４と宛先照合部１１
５で調べる。空きスロツトでなくかつ前記宛先情
報１１３がデータ処理装置４と対応する場合に限
り、すなわち、空きスロツト確認結果１１６がリ
セツト状態かつ宛先照合結果１１７がオンの場合
に限り、切換信号１１８をオンにしてデータ切換
部１１９により前記データをそのままデータバス
８０上に上にバイパスし、入力レデイ信号８３が
オンになるのを待つて書き込み信号８６を発生
し、リングバスのアクノリツジ信号６１をオンに
し、制御ビツト付加部１２０に対して付加命令信
号１２１をオンにして、開放状態にあるデータ線
１２２中の空きスロツトか否かを示す制御ビツト
１２３をオンにしたものをリングバスのアクノリ
ツジ信号５６がリセツト状態であるのを確認する
まで待つてラツチ信号１２４を発生してラツチ１
２５に読み込み、前記ラツチ１２５に読み込まれ
たデータがリングバスのデータ線５０上に確定す
るだけの遅延時間を伴なわせた後、リングバスの
出力レデイ信号６２をオンとする。空きスロツト
確認結果１１６がオンであるか宛先照合結果１１
７がリセツト状態である場合には、切換信号１１
８をリセツト状態にしてリングバスのデータ線５
５上のデータをそのままデータ線１２２上にバイ
パスし、リングバスのアクノリツジ信号５６がリ
セツト状態であるのを確認するまで待つてラツチ
信号１２４を発生して前記データ線１２２上のデ
ータをラツチ１２５に読み込み、リングバスのア
クノリツジ信号６１をオンにし、前記ラツチ１２
５に読み込まれたデータがリングバスのデータ線
５０上に確定するだけの遅延時間を伴なわせた
後、リングバスの出力レデイ信号６２をオンとす
る。リングバスのアクノリツジ信号６１は、リン
グバスの出力レデイ信号６７がリセツト状態にな
つた時点でリセツトされ、リングバスの出力レデ
イ信号６２は、リングバスのアクノリツジ信号５
６がオンになつた時点でリセツトされる。他の出
力インタフエイス７１，７２も全く同じである。

第５図に示すような構成のループ式データ伝送
装置では、全ての入力インタフエイス４０，４
１，４２および全ての出力インタフエイス７０，
７１，７２のそれぞれに別個のキユーメモリ１
０，１１，１２，１３，１４，１５が必要である
ため、ループ式データ伝送装置に流れ込む各デー
タ量が激しく変動する場合、例えばある時刻付近
ではデータ処理装置１だけから大量にデータが出
力され、別の時刻付近ではデータ処理装置３だけ
から大量にデータが出力されるといつた場合に
も、全てのキユーメモリ１０〜１５のそれぞれが
オーバーフローを起こさないように、前記全ての
キユーメモリ１０〜１５の容量を決定しなければ
ならない。すなわち、オーバーフローしないだけ
のメモリ容量を各キユーメモリ１０〜１５に持た
せなければならないため、各キユーメモリ１０〜
１５は非常に大容量のものとなつてしまい、ルー
プ式データ伝送装置の小型化またはループ式デー
タ伝送装置を用いた例えばマルチプロセツサシス
テムなどの小型化に不利という欠点を有する。

また、別の見方からは、全てのキユーメモリ１
０〜１５がフル格納に近い状態となる状況は少な
く、キユーメモリ１０〜１５全体としての使用効
率が低いという欠点が指摘できる。

また、リングバス上のデータに空きスロツトか
否かを示す制御ビツト１０７または１１２を余分
に付加しなければならないという欠点も有する。
さらに、このことは、各入力インタフエイス４０
〜４２に、キユーメモリ１０〜１５より読み出し
たデータをリングバス上に出力する際に前記制御
ビツトをリセツトする構成（制御ビツト付加部１
１０）と入力側のリングバスのデータ線上の前記
制御ビツトを監視する構成（空きスロツト確認部
１０６）が必要であること、および各出力インタ
フエイス７０〜７２に、入力側のリングバスのデ
ータ線上の前記制御ビツトを監視する構成（空き
スロツト確認部１１４）と入力側のリングバス上
のデータをキユーメモリ１０〜１５に出力した
後、出力側のリングバスのデータ線上の前記制御
ビツトをオンにする構成（制御ビツト付加部１２
０）が必要であることを示すものである。また、
第６図および第７図に見られるように、各インタ
フエイスにラツチ１０５，１２５が必要である。
したがつて、各インタフエイス４０〜４２，７０
〜７２の構造が複雑になるという欠点を有する。

発明の目的 この発明の目的は、上記従来の問題点を解消
し、装置内に持つ総メモリ容量の減少および装置
構成の簡単化を実現し、小型かつ安価なループ式
データ伝送装置を提供することにある。

発明の構成 この発明は、複数個のインタフエイスの間をア
クテイブ伝送路で接続した環状の閉回路を備えた
ループ式データ伝送装置であり、従来のループ式
データ伝送装置にあつた使用効率の低い全てのキ
ユーメモリを一元化して、従来のキユーメモリの
機能を新たに導入した環状のアクテイブ伝送路に
持たせるものである。これにより、一元化したメ
モリが効率的に使用されるため、装置全体に要す
る総メモリ容量が小さく、装置の小型化および低
価格化が可能となるものである。また、この発明
は、フアーストインフアーストアウトメモリから
なるアクテイブ伝送路の導入により、環状伝送路
を制御するインタフエイス部分の構成が簡単にな
るものである。

実施例の説明 この発明の実施例を第１図ないし第４図に基づ
いて説明する。第１図はこの発明の一実施例を示
すブロツクである。第１図には、３個のデータ処
理装置１３１，１３２，１３３のそれぞれから３
個のデータ処理装置１３４，１３５，１３６のう
ち所望の装置だけにデータを伝送するシステムが
描かれている。

第１図の１４０〜１４５のそれぞれが、フアー
ストインフアーストアウトメモリで構成するアク
テイブ伝送路であり、それらの全てが入力インタ
フエイス１５０，１５１，１５２および出力イン
タフエイス１５３，１５４，１５５のそれぞれを
介して環状に接続され、環状の伝送路を形成して
いる。

１６０〜１７１はデータ線、１７２〜１７７は
出力レデイ信号、１７８〜１８３は書き込み信
号、１８４〜１８９はシフト信号、１９０〜１９
５は入力レデイ信号、２００〜２０２はデータバ
ス、２０３〜２０５は出力レデイ信号、２０６〜
２０８は読み出し信号、２１０〜２１２は入力レ
デイ信号、２１３〜２１５はデータバス、２１６
〜２１８は書き込み信号である。

第１図を用いて、この発明を実施したループ式
データ伝送装置のデータ伝送方式を説明する。例
えば、データ処理装置１３２からデータ処理装置
１３４にデータを伝送する場合を考える。データ
処理装置１３２は、出力するデータに宛先である
データ処理装置１３４に対応する宛先情報を含め
て送出するものとする。データ処理装置１３２か
ら出力されたデータは、入力インタフエイス１５
１を介して前記環状の伝送路に出力され、このデ
ータは宛先であるデータ処理装置１３４がデータ
受け取り可能な状態になり、出力インタフエイス
１５３を介してデータ処理装置１３４が前記デー
タを受け取るまで、待ち合わせのために環状の伝
送路を周回し続ける。この環状の伝送路中のデー
タには、従来例が必要としていたところのデータ
が空きスロツトか否かを示す余分な制御ビツト１
０７または１１２は不要であり、データビツト幅
は従来例のものより小さいという利点を有する。

第２図は、第１図の入力インタフエイス１５０
〜１５２を詳細に説明するためのブロツク図であ
り、入力インタフエイス１５１を例にとつて説明
する。入力インタフエイス１５１は、通常は、入
力側のアクテイブ伝送路１４１がデータ線１６２
上にデータを出力したことを、出力レデイ信号１
７３がオンになつたことで制御部２２０が知り、
切換信号２２１をリセツト状態にしてデータ切換
部２２２により前記データをそのままデータ線１
６３上にバイパスし、アクテイブ伝送路１４２が
入力レデイ信号１９１をオンにするまで待つて書
き込み信号１７９を発生し、アクテイブ伝送路１
４２に送出した後、シスト信号１８５を発生して
データ線１６２上のデータをシフトアウトすると
いう単純動作を繰り返している。しかし、データ
処理装置１３２がデータを出力可能な場合に限
り、すなわち前記データ処理装置１３２が出力レ
デイ信号２０４をオンにした場合に限り、前記繰
り返し動作の実施を繰り返し動作の切れ目にて一
時中断し、切換信号２２１をオンにして、読み出
し信号２０７を発生して前記データ処理装置１３
２からデータをデータバス２０１上に読み出し、
そのデータをそのままデータ線１６３上にバイパ
スし、アクテイブ伝送路１４２が入力レデイ信号
１９１をオンにするまで待つて書き込み信号１７
９を発生してアクテイブ伝送路１４２に送出した
後、前記中断していた繰り返し動作を再開する。
他の入力インタフエイス１５０，１５２も全く同
じである。入力インタフエイス１５０〜１５２は
上記の如く単純な動作方式であるので、構造的に
簡単なものが可能である。従来例の入力インタフ
エイス４０，４１，４２が必要としていたところ
のデータが空きスロツトか否かを示す制御ビツト
をリセツトする構成１１０や入力して来るデータ
の前記制御ビツトを監視する構成１０６やラツチ
１０５が不要という利点を有する。

第３図は、第１図の出力インタフエイス１５３
〜１５５を詳細に説明するためのブロツク図であ
り、出力インタフエイス１５３を例にとつて説明
する。出力インタフエイス１５３は、通常は入力
側のアクテイブ伝送路１４５がデータ線１７０上
にデータを出力したことを、出力レデイ信号１７
７がオンになつたことで制御部２２３が知り、切
換信号２２４をリセツト状態にしてデータ切換部
２２５により前記データをそのままデータ線１７
１上にバイパスし、アクテイブ伝送路１４０が入
力レデイ信号１９５をオンにするまで待つて書き
込み信号１８３を発生し、アクテイブ伝送路１４
０に送出した後、シフト信号１８９を発生してデ
ータ線１７０上の前記データをシフトアウトする
という単純動作を繰り返している。しかし、デー
タ処理装置１３４がデータ受け取り可能な状態に
限り、すなわち入力レデイ信号２１０がオンにな
つた場合に限り、データ線１７０上のデータ中の
宛先情報２２６を宛先照合部２２７にて調べ、前
記宛先情報２２６とデータ処理装置１３４が対応
する場合だけ、すなわち宛先照合結果２２８がオ
ンの場合だけ、切換信号２２４をオンにしてデー
タ切換部２２５により前記データをそのままデー
タバス２１３上にバイパスし、書き込み信号２１
６を発生してデータ処理装置１３４内に前記デー
タを取り込ませた後、シフト信号１８９を発生し
てデータ線１７０上のデータをシフトアウトする
が、対応しない場合には、すなわち宛先照合結果
２２８がリセツト状態の場合には、切換信号２２
４をリセツト状態にしてデータ切換部２２５によ
りデータ線１７０上のデータをそのままデータ線
１７１上にバイパスし、アクテイブ伝送路１４０
が入力レデイ信号１９５をオンにするまで待つて
書き込み信号１８３を発生し前記アクテイブ伝送
路１４０に送出した後、シフト信号１８９を発生
してデータ線１７０上のデータをシフトアウトす
る。その後、前記繰り返し動作を再開する。他の
出力インタフエイス１５４，１５５も全く同じで
ある。従来例の出力インタフエイス７０，７１，
７２が必要としていたところの、データが空きス
ロツトか否かを示す制御ビツトを監視する構成１
１４や前記制御ビツトをオンにする構成１２０や
ラツチ１２５が不要であるという利点を有する。

第１図中のアクテイブ伝送路１４０〜１４５の
機能の概略をまず説明する。例えばアクテイブ伝
送路１４０は、本質的には出力インタフエイス１
５３が随時出力するデータを受け取り、それらの
データ群を受け取つた順序を保つたまま入力イン
タフエイス１５０へ前記データ群を伝搬させる役
目を果たすものである。入力インタフエイス１５
０は、前記順序に従つて前記データ群を受け取
る。入力インタフエイス１５０がデータを受け取
れない場合には、データを受け取れるようになる
まで、前記アクテイブ伝送路１４０中に前記順序
を保つたまま一時前記データ群を記憶しておく。
他の全てのアクテイブ伝送路の機能も全く同じで
ある。

第４図は、アクテイブ伝送路１４０〜１４５を
詳細に説明するためのブロツク図であり、アクテ
イブ伝送路１４０を例にとつて説明する。ブロツ
ク２３０〜２３２がレジスタであり、アクテイブ
伝送路の記憶段数だけ、すなわちフアーストイン
フアーストアウトメモリの段数だけ、このレジス
タの個数も存在する。前記レジスタ群は、データ
線２３４，２３５，２３６によつて縦続接続され
ている。入力のデータ線は１７１、出力のデータ
線は１６０である。データ線２３４〜２３６、１
７１，１６０は例えば各５本、すなわち５ビツト
でも良いし、各32本、すなわち32ビツトであつて
も良い。制御信号類としては、書き込み信号が１
８３、入力レデイ信号が１９５、出力レデイ信号
が１７２、シフト信号が１８４である。ブロツク
２３７が入力制御部、ブロツク２３８〜２４０が
レジスタ制御部、ブロツク２４１が出力制御部で
ある。

入力レデイ信号１９５は、アクテイブ伝送路１
４０にその段数分データが格納されている場合、
および書き込み動作中あるいは内部でのデータ伝
搬動作中の過渡的な場合以外はオンになつてい
る。入力レデイ信号１９５がオンの時のみ、書き
込み信号１８３による書き込み動作が有効にな
る。

入力レデイ信号１９５がオンの時、書き込み信
号１８３が発生されると、まずレジスタ制御部２
３８よりレジスタ書き込み信号２４２が発生し、
データ線１７１上のデータがレジスタ２３０に書
き込まれ、入力レデイ信号１９５を一時的にリセ
ツトするが、次にレジスタの書き込み信号２４３
が発生し、前記レジスタ２３０に書き込まれたデ
ータをレジスタ２３１に書き込む。この時点で前
記入力レデイ信号１９５が再びオンになる。さら
に引き続くレジスタへの書き込みが起こり、デー
タ線１７１より入力されたデータは出力側のレジ
スタ２３２へ向かつて伝搬して行く。例えば、ア
クテイブ伝送路１４０に格納データがない初期状
態において、書き込み信号１８３の１回の発生、
すなわち１組だけデータの入力があつた場合は、
前記データはどんどん伝搬して最終的にレジスタ
２３２に書き込まれ、出力レデイ信号１７２をオ
ンにする。次にもう１組のデータが入力された時
には、そのデータの伝搬はレジスタ２３２の１つ
の手前のレジスタに書き込まれた時点で止まるよ
うに動作する。このようにして、入力した順序を
保つて、アクテイブ伝送路１４０の持つレジスタ
段数分のデータを格納することができ、またそれ
らのデータ群を前記順序に従つて読み出すことが
できる。例えば、上記場合においてシフト信号１
８４を発生した場合には、レジスタ２３２に格納
されていた前記１組目のデータ、すなわちデータ
線１６０上のデータがシフトアウトして失くな
り、いつたん出力レデイ信号１７２をリセツトし
て、上記データの書き込みの場合と逆の手順でレ
ジスタ２３２の１つ手前のレジスタの内容をレジ
スタ２３２に書き込み、出力レデイ信号１７２を
再びオンとする。すなわちレジスタの内容が右方
向に１つシフトし、この時データ線１６０上には
前記２組目のデータの内容が出力されているわけ
である。この状態で再びシフト信号１８４を発生
させると、レジスタ２３２に格納されていた前記
２組目のデータがシフトアウトして失くなり、ア
クテイブ伝送路中のデータ数がゼロとなるため、
新たなデータの入力があるまで出力レデイ信号１
７２はリセツトされたままとなる。

上記の如く、アクテイブ伝送路は単なる伝送路
の機能のみならず、待ち合わせ用のキユーメモリ
の機能も併せ持つため、それらを環状に結合した
アクテイブ伝送路の閉回路は、第５図のように複
数のキユーメモリを物理的にも機能的にも分散さ
せることなく集中化および共用化できるため、キ
ユーメモリとしての使用効率を高くすることがで
きる。すなわち、ループ式データ伝送装置全体に
必要なメモリの総容量を大幅に減少できるという
利点を持つ。

アクテイブ伝送路としては、例えばフアースト
インフアーストアウトメモリ（SN74S225；TI社
製）を用いることができる。また、ループ式デー
タ伝送装置、または例えばループ式データ伝送装
置を含むマルチプロセツサシステムなどのシステ
ムを集積回路化する場合には、フアーストインフ
アーストアウトメモリの製造技術は確立されてい
るものであり、第４図から容易に推察できるよう
にシリコン素子の単純な繰り返し要素の並びで実
現できるため、第１図に見られる各入力インタフ
エイス１３１〜１３３および出力インタフエイス
１５３〜１５５に対応するシリコン素子群の相互
間を、アクテイブ伝送路１４０〜１４５に対応す
るシリコン素子の並びで直結することが容易に実
現できる。これは、第５図に見られるキユーメモ
リのように大容量を必要としないため、すなわち
第１図のアクテイブ伝送路は前記キユーメモリよ
り段数が少なくても良いため、シリコン素子の並
びが物理的に短いものとなるためである。上記の
如く、この実施例は集積回路化に適しているとい
う利点を有するものである。

第１図の実施例は、環状の伝送路中の各データ
に、宛先であるデータ処理装置に対応する宛先情
報を制御信号として含ませるデータ伝送方式であ
つた。このようなデータの宛先をデータを送り出
す時点で明確化してそのデータ自身に宛先情報を
含ませるデータ伝送方式とは異なるデータ伝送方
式もこの発明の実施例としてあげられる。すなわ
ち、データの宛先がデータを送り出す時点では明
確化されず、データ自身に宛先情報を含ませずに
環状の伝送路中に送り出し、環状の伝送路中を周
回中、出力インタフエイスに到達した時点でその
出力インタフエイスに対応するデータ処理装置が
データを受け取り可能な状態であれば、前記デー
タを前記データ処理装置に送出するが、前記デー
タ処理装置がデータを受け取り可能な状態でない
場合には再び環状の伝送路中の周回を続けさせる
というデータ伝送方式が実施例として可能であ
る。この場合、出力インタフエイスにおいてデー
タの送出先を決める制御信号は、第１図の入力レ
デイ信号２１０または２１１または２１２という
ことである。したがつて、この方式の実施例のブ
ロツク図としては第１図のものと全く同じであ
り、第２図の入力インタフエイス１５０〜１５１
も全く同じであり、第３図の出力インタフエイス
１５３〜１５５のブロツク図において、宛先照合
部２２７、宛先情報２２６、宛先照合結果２２８
を取り去つたものが合致する。

第１図の実施例は、各インタフエイスが入力イ
ンタフエイスの機能または出力インタフエイスの
機能のどちらか一方しか備えていない場合の例で
あるが、インタフエイスは入力インタフエイスの
機能と出力インタフエイスの機能とを備えても良
い。例えば、入力インタフエイスの機能と出力イ
ンタフエイスの機能を兼ね備えた複数のインタフ
エイスのそれぞれにデータ処理装置の一例として
デイジタルデータプロセツサを接続すれば、各プ
ロセツサ相互間に自由に通信可能な高性能なマル
チプロセツサシステムを簡単に構成できる。

発明の効果 以上説明したように、この発明のループ式デー
タ伝送装置は、環状のアクテイブ伝送路を設ける
ことにより、従来のループ式データ伝送装置と同
等の機能を従来より少ないメモリ容量および簡単
なインタフエイスの構成で実現できるとともに、
規模的にも構造的にも集積回路化を容易にするこ
とができ、その実用的効果は大きいものである。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すループ式デ
ータ伝送装置のブロツク図、第２図は第１図にお
ける入力インタフエイスの詳細なブロツク図、第
３図は第１図における出力インタフエイスの詳細
なブロツク図、第４図は第１図におけるアクテイ
ブ伝送路の詳細なブロツク図、第５図は従来のル
ープ式データ伝送装置のブロツク図、第６図は第
５図における入力インタフエイスの詳細なブロツ
ク図、第７図は第５図における出力インタフエイ
スの詳細なブロツク図である。 １３１〜１３６…データ処理装置、１４０〜１
４５…アクテイブ伝送路、１５０〜１５２…入力
インタフエイス、１５３〜１５５…出力インタフ
エイス、１６０〜１７１…データ線、１７２〜１
７７…出力レデイ信号、１７８〜１８３…書き込
み信号、１８４〜１８９…シフト信号、１９０〜
１９５…入力レデイ信号、２００〜２０２…デー
タバス、２０３〜２０５…出力レデイ信号、２０
６〜２０８…読み出し信号、２１０〜２１２…入
力レデイ信号、２１３〜２１５…データバス、２
１６〜２１８…書き込み信号、２２０…制御部、
２２１…切換信号、２２２…データ切換部、２２
３…制御部、２２４…切換信号、２２５…データ
切換部、２２６…宛先情報、２２７…宛先照合
部、２２８…宛先照合結果、２３０〜２３２…レ
ジスタ、２３４〜２３６…データ線、２３７…入
力制御部、２３８〜２４０…レジスタ制御部、２
４１…出力制御部、２４２〜２４４…レジスタ書
き込み信号。

Claims (1)

1. 【特許請求の範囲】 １ 複数のデータ処理装置にそれぞれ対応して設
   けられた複数のインタフエイスと、この複数のイ
   ンタフエイス間をそれぞれ接続して環状の閉回路
   を形成する複数のアクテイブ伝送路とを備え、前
   記複数のアクテイブ伝送路は各々１段以上の任意
   の段数を有するフアーストインフアーストアウト
   メモリで構成し、前記複数のインタフエイスの少
   くとも１個は自己に対応するデータ処理装置およ
   び自己の入力側のアクテイブ伝送路から送られる
   データのいずれか一方を入力制御信号にもとづき
   選択的に自己の出力側のアクテイブ伝送路へ送り
   出す入力選択機能を有し、前記複数のインタフエ
   イスの残りは自己の入力側のアクテイブ伝送路か
   ら送られるデータを出力制御信号にもとづき自己
   に対応するデータ処理装置および自己の出力側の
   アクテイブ伝送路のいずれか一方に選択的に送り
   出す出力選択機能を有するループ式データ伝送装
   置。 ２ 前記複数のインタフエイスは各々が入力選択
   機能および出力選択機能の双方を有する特許請求
   の範囲第１項記載のループ式データ伝送装置。