JPH0247181B2 - - Google Patents
Info
- Publication number
- JPH0247181B2 JPH0247181B2 JP56187531A JP18753181A JPH0247181B2 JP H0247181 B2 JPH0247181 B2 JP H0247181B2 JP 56187531 A JP56187531 A JP 56187531A JP 18753181 A JP18753181 A JP 18753181A JP H0247181 B2 JPH0247181 B2 JP H0247181B2
- Authority
- JP
- Japan
- Prior art keywords
- gap
- varistor
- thick film
- surge
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thermistors And Varistors (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は主として電源線〜アース間あるいは信
号線〜アース間に用いられるサージ吸収器に関す
るものである。
号線〜アース間に用いられるサージ吸収器に関す
るものである。
近年、電子機器の半導体化ならびに回路電圧の
低圧化に伴ない、これらの電子機器は電源線なら
びに信号線を通じて侵入してくるサージ電圧なら
びに電子機器フレーム等に発生する静電気放電に
対して極めて敏感になり、これらの侵入時ならび
に放電時においては、電子機器の機能停止あるい
は誤動作を引きおこす場合が多くなつてきた。こ
れらのサージ電圧あるいは静電気放電の保護対策
として、前者に対してはZnOバリスタあるいは、
ギヤツプ式アレスタが、又、後者に対してはツエ
ナーダイオードあるいは厚膜バリスタなどがそれ
ぞれ一般に広く用いられている。しかしながら、
これらの保護素子はサージ電圧あるいは静電気放
電のいずれか一方に対しては有効な動作を呈する
が、サージ電圧ならびに静電気放電の両者に有効
に動作するものではなかつた。
低圧化に伴ない、これらの電子機器は電源線なら
びに信号線を通じて侵入してくるサージ電圧なら
びに電子機器フレーム等に発生する静電気放電に
対して極めて敏感になり、これらの侵入時ならび
に放電時においては、電子機器の機能停止あるい
は誤動作を引きおこす場合が多くなつてきた。こ
れらのサージ電圧あるいは静電気放電の保護対策
として、前者に対してはZnOバリスタあるいは、
ギヤツプ式アレスタが、又、後者に対してはツエ
ナーダイオードあるいは厚膜バリスタなどがそれ
ぞれ一般に広く用いられている。しかしながら、
これらの保護素子はサージ電圧あるいは静電気放
電のいずれか一方に対しては有効な動作を呈する
が、サージ電圧ならびに静電気放電の両者に有効
に動作するものではなかつた。
すなわち、前者のZnOバリスタはサージ耐量を
向上させようとすれば素子面積が大きくなり、そ
れに伴なつて静電容量が増大し、結果として、一
般の高周波回路の静電対策用には適さないという
欠点があつた。また同様に、ギヤツプ式アレスタ
の場合は、小型ながらサージ耐量も大きく、さら
に静電容量も3pF以下といつた良好な特性を呈す
るが、静電気放電に対して十分な応答速度がな
く、結果としてこれらの保護素子を装備していて
も十分な保護は期待できない。一方、静電対策用
に用いられているツエナーダイオードあるいは厚
膜バリスタは静電気放電に対しては良好に動作す
るが、サージ耐量が低く、エネルギーの大きなサ
ージ電圧に対しては、電子機器を保護できないば
かりでなく、保護素子そのものが破壊する恐れが
多分にあるという問題点があつた。
向上させようとすれば素子面積が大きくなり、そ
れに伴なつて静電容量が増大し、結果として、一
般の高周波回路の静電対策用には適さないという
欠点があつた。また同様に、ギヤツプ式アレスタ
の場合は、小型ながらサージ耐量も大きく、さら
に静電容量も3pF以下といつた良好な特性を呈す
るが、静電気放電に対して十分な応答速度がな
く、結果としてこれらの保護素子を装備していて
も十分な保護は期待できない。一方、静電対策用
に用いられているツエナーダイオードあるいは厚
膜バリスタは静電気放電に対しては良好に動作す
るが、サージ耐量が低く、エネルギーの大きなサ
ージ電圧に対しては、電子機器を保護できないば
かりでなく、保護素子そのものが破壊する恐れが
多分にあるという問題点があつた。
第１図，第２図に従来例の一つとして厚膜バリ
スタを用いた保護素子の構造例を示した。第１図
は平面図、第２図は第１図のＡ〜Ｂの断面図であ
る。１はアルミナ基板等で代表される平板状の磁
器基板であり、一般的には0.8mm厚程度のものが
よく用いられる。２ならびに２′は磁器基板１の
上にそれぞれ電極として約800℃で焼き付けられ
た銀電極である。３はプレーナ型厚膜バリスタ
で、磁器基板１ならびに電極２，２′の一部の上
に形成されている。この厚膜バリスタ３はホウ硅
酸鉛などのガラス粉と酸化亜鉛の粉とを混合した
ものを所定の位置に600〜800℃で焼き付けたもの
であり、そのバリスタ電圧は、電極２〜２′間の
距離に比例し、一般には100V〜20000Vの対応が
可能である。また、電圧非直線指数も20〜40と比
較的高いが、エネルギー耐量は2mJ／mm2程度と比
較的低い。このような保護素子は前述のように、
静電気放電などのようにエネルギーの小さなもの
に対しては良好に動作し、電子機器の保護に有用
であるが、同一被保護系統に、サージ電圧のよう
なエネルギーの大きなものが混在する可能性のあ
る回路には適用できないという問題点があつた。
スタを用いた保護素子の構造例を示した。第１図
は平面図、第２図は第１図のＡ〜Ｂの断面図であ
る。１はアルミナ基板等で代表される平板状の磁
器基板であり、一般的には0.8mm厚程度のものが
よく用いられる。２ならびに２′は磁器基板１の
上にそれぞれ電極として約800℃で焼き付けられ
た銀電極である。３はプレーナ型厚膜バリスタ
で、磁器基板１ならびに電極２，２′の一部の上
に形成されている。この厚膜バリスタ３はホウ硅
酸鉛などのガラス粉と酸化亜鉛の粉とを混合した
ものを所定の位置に600〜800℃で焼き付けたもの
であり、そのバリスタ電圧は、電極２〜２′間の
距離に比例し、一般には100V〜20000Vの対応が
可能である。また、電圧非直線指数も20〜40と比
較的高いが、エネルギー耐量は2mJ／mm2程度と比
較的低い。このような保護素子は前述のように、
静電気放電などのようにエネルギーの小さなもの
に対しては良好に動作し、電子機器の保護に有用
であるが、同一被保護系統に、サージ電圧のよう
なエネルギーの大きなものが混在する可能性のあ
る回路には適用できないという問題点があつた。
本発明は以上のような従来の問題を解決したサ
ージ吸収器、すなわち、１個の保護素子でサージ
電圧対策、ならびに静電気放電対策が可能な小型
なサージ吸収器を提供することを目的としたもの
である。
ージ吸収器、すなわち、１個の保護素子でサージ
電圧対策、ならびに静電気放電対策が可能な小型
なサージ吸収器を提供することを目的としたもの
である。
上記目的を達成するために本発明は磁器基板上
に形成した２つの電極を有するプレーナ状厚膜バ
リスタと、前記厚膜バリスタが形成された磁器基
板の裏面に、この電極を伸長してギヤツプを形成
し、このギヤツプが厚膜バリスタに並列に接続さ
れた構成としたものである。
に形成した２つの電極を有するプレーナ状厚膜バ
リスタと、前記厚膜バリスタが形成された磁器基
板の裏面に、この電極を伸長してギヤツプを形成
し、このギヤツプが厚膜バリスタに並列に接続さ
れた構成としたものである。
以下、本発明の実施例を図面第３図〜第７図に
より説明すると、第３図は平面図、第４図は第３
図のＣ―Ｄにおける断面図、第５図は底面図であ
る。４はアルミナ基板等で代表される平板状の磁
器基板であり、５，５′は磁器基板４の裏面に形
成したギヤツプ形成用の電極であり、電極６，
６′と電極５，５′は磁器基板４の側面の電極９に
より電気的に接続されている。７は電極５，５′
によつて形成されるギヤツプであり、その沿面距
離は、ギヤツプ７の放電開始電圧を決定するもの
である。８は従来例と同様な方法で形成されたプ
レーナ型厚膜バリスタである。同図からも明らか
なようにギヤツプ７ならびに厚膜バリスタ８は電
気的に並列の位置に構成されている。
より説明すると、第３図は平面図、第４図は第３
図のＣ―Ｄにおける断面図、第５図は底面図であ
る。４はアルミナ基板等で代表される平板状の磁
器基板であり、５，５′は磁器基板４の裏面に形
成したギヤツプ形成用の電極であり、電極６，
６′と電極５，５′は磁器基板４の側面の電極９に
より電気的に接続されている。７は電極５，５′
によつて形成されるギヤツプであり、その沿面距
離は、ギヤツプ７の放電開始電圧を決定するもの
である。８は従来例と同様な方法で形成されたプ
レーナ型厚膜バリスタである。同図からも明らか
なようにギヤツプ７ならびに厚膜バリスタ８は電
気的に並列の位置に構成されている。
さて、次に本発明のサージ吸収器の電気的等価
回路を第６図を用いて動作原理を説明する。
回路を第６図を用いて動作原理を説明する。
第６図の１１，１１′は本発明の２つの電気端
子であり、電極６，６′に相当する部分である。
１２は厚膜バリスタ８によつて形成されるバリス
タ、１３はギヤツプである。このサージ吸収器は
主として電源線〜アース間、あるいは信号線〜ア
ース間などに用いられる。今、このサージ吸収器
の電極間１１〜１１′に異常高電圧が印加された
場合、まず、バリスタ１２のみが動作し、バリス
タ１２に電流が流れはじめ、その流入電流によつ
てバリスタ１２の両端の電圧（制限電圧）は第７
図のａのように上昇しはじめる。この時ギヤツプ
１３の放電開始電圧VOはある所定の高い電圧に
設定しているため動作しない。しかしながら、バ
リスタ１２への流入電流がIOに達すればバリスタ
１２の制限電圧はギヤツプ１３の放電開始電圧
VOに達し、放電を開始する。ギヤツプ１３が放
電すれば、電極間電圧はギヤツプ１３のアーク電
圧のみとなり、急激に低下しｂの曲線となり、も
はやバリスタ１２には電流は流れ込まない。換言
すれば、IO以下の電流をもつた、異常高電圧（こ
れが静電気放電に相当する）に対してはバリスタ
１２のみが動作し、IO以上の電流をもつた異常高
電圧（これがサージ電圧に相当する）に対してギ
ヤツプ１３のみが動作し、それぞれの対象によつ
て動作分担を行なう。
子であり、電極６，６′に相当する部分である。
１２は厚膜バリスタ８によつて形成されるバリス
タ、１３はギヤツプである。このサージ吸収器は
主として電源線〜アース間、あるいは信号線〜ア
ース間などに用いられる。今、このサージ吸収器
の電極間１１〜１１′に異常高電圧が印加された
場合、まず、バリスタ１２のみが動作し、バリス
タ１２に電流が流れはじめ、その流入電流によつ
てバリスタ１２の両端の電圧（制限電圧）は第７
図のａのように上昇しはじめる。この時ギヤツプ
１３の放電開始電圧VOはある所定の高い電圧に
設定しているため動作しない。しかしながら、バ
リスタ１２への流入電流がIOに達すればバリスタ
１２の制限電圧はギヤツプ１３の放電開始電圧
VOに達し、放電を開始する。ギヤツプ１３が放
電すれば、電極間電圧はギヤツプ１３のアーク電
圧のみとなり、急激に低下しｂの曲線となり、も
はやバリスタ１２には電流は流れ込まない。換言
すれば、IO以下の電流をもつた、異常高電圧（こ
れが静電気放電に相当する）に対してはバリスタ
１２のみが動作し、IO以上の電流をもつた異常高
電圧（これがサージ電圧に相当する）に対してギ
ヤツプ１３のみが動作し、それぞれの対象によつ
て動作分担を行なう。
以上のような構成をもち、VOならびにIOの最高
値を設定することによつて、静電気放電に対して
も放電遅れがなく、また、サージ電圧に対しても
十分なサージ耐量を有するサージ吸収器を提供す
ることができる。なお実施例では電極よりリード
線を引出していないが、当然のことながら必要に
応じてリード線が接続される。
値を設定することによつて、静電気放電に対して
も放電遅れがなく、また、サージ電圧に対しても
十分なサージ耐量を有するサージ吸収器を提供す
ることができる。なお実施例では電極よりリード
線を引出していないが、当然のことながら必要に
応じてリード線が接続される。
以上のように本発明のサージ吸収器は厚膜バリ
スタと印刷電極によつて形成されるギヤツプを同
一磁器基板上で並列接続することによつて下記の
効果が期待できる。
スタと印刷電極によつて形成されるギヤツプを同
一磁器基板上で並列接続することによつて下記の
効果が期待できる。
(1) １個の保護素子で静電気放電効策ならびに、
サージ電圧対策が可能になり、特にこれらの異
常電圧が混在する適用には有利である。
サージ電圧対策が可能になり、特にこれらの異
常電圧が混在する適用には有利である。
(2) 極めて小形の保護素子が提供できる。また、
ギヤツプを磁器基板の裏面に設けることによつ
てギヤツプ放電時のアークのバリスタへの影響
を完全に防止することが可能となり、小型化も
可能となる。
ギヤツプを磁器基板の裏面に設けることによつ
てギヤツプ放電時のアークのバリスタへの影響
を完全に防止することが可能となり、小型化も
可能となる。
第１図は従来の厚膜バリスタの上面図、第２図
は同第１図のＡ―Ｂ断面図、第３図は本発明のサ
ージ吸収器の一実施例を示す上面図、第４図は同
第３図のＣ―Ｄにおける断面図、第５図は同底面
図、第６図は本発明のサージ吸収器の電気的等価
回路図、第７図は同電圧〜電流特性図である。 ４……磁器基板、５，５′……ギヤツプ形成用
電極、６，６′……電極、７……ギヤツプ、８…
…厚膜バリスタ。
は同第１図のＡ―Ｂ断面図、第３図は本発明のサ
ージ吸収器の一実施例を示す上面図、第４図は同
第３図のＣ―Ｄにおける断面図、第５図は同底面
図、第６図は本発明のサージ吸収器の電気的等価
回路図、第７図は同電圧〜電流特性図である。 ４……磁器基板、５，５′……ギヤツプ形成用
電極、６，６′……電極、７……ギヤツプ、８…
…厚膜バリスタ。
Claims (1)
- １ 平板状をなす磁器基板上に焼付けによつて形
成された２つの電極を有するプレーナ状厚膜バリ
スタと、前記厚膜バリスタが形成された磁器基板
の裏面に前記電極を伸長してギヤツプを形成し、
前記ギヤツプを前記厚膜バリスタに並列に接続し
た構成とするサージ吸収器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56187531A JPS5889035A (ja) | 1981-11-20 | 1981-11-20 | サ−ジ吸収器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56187531A JPS5889035A (ja) | 1981-11-20 | 1981-11-20 | サ−ジ吸収器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5889035A JPS5889035A (ja) | 1983-05-27 |
| JPH0247181B2 true JPH0247181B2 (ja) | 1990-10-18 |
Family
ID=16207710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56187531A Granted JPS5889035A (ja) | 1981-11-20 | 1981-11-20 | サ−ジ吸収器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5889035A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2794312B2 (ja) * | 1989-12-27 | 1998-09-03 | 三菱マテリアル 株式会社 | 小型電源用サージ吸収装置 |
| JP6371080B2 (ja) * | 2014-03-04 | 2018-08-08 | Koa株式会社 | チップ抵抗器の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5828447Y2 (ja) * | 1976-09-30 | 1983-06-21 | 音羽電機工業株式会社 | 異常電圧吸収装置 |
-
1981
- 1981-11-20 JP JP56187531A patent/JPS5889035A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5889035A (ja) | 1983-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2345390A (en) | Compact varistor and spark gap surge arrester | |
| US6498715B2 (en) | Stack up type low capacitance overvoltage protective device | |
| JPH0247181B2 (ja) | ||
| CA1068775A (en) | Electrical overvoltage surge arrester with a long time constant valve section and series gap section | |
| US3366831A (en) | Overvoltage arrester having stacked arrays of arc gap and grading resistor units | |
| JPH07107867B2 (ja) | 多極マイクロギャップ式サージ吸収器 | |
| JP2562045B2 (ja) | サージ吸収装置 | |
| JPS589561B2 (ja) | バリスタ | |
| JPS60154482A (ja) | コネクタ組立部品 | |
| JP2783150B2 (ja) | 正特性サーミスタ素子及びそれを用いた電信電話用端末装置 | |
| JPH0422004B2 (ja) | ||
| JPS6015275Y2 (ja) | 複合厚膜バリスタ | |
| JPS6015276Y2 (ja) | 複合厚膜バリスタ | |
| JPS5852866A (ja) | 集積回路 | |
| JPH0436559Y2 (ja) | ||
| JPH0316256Y2 (ja) | ||
| JPS5937683A (ja) | 避雷器 | |
| JPH10270145A (ja) | 放電ギャップ素子およびサージ防護デバイス | |
| JPH0355275Y2 (ja) | ||
| JPH021835Y2 (ja) | ||
| JPH0717235Y2 (ja) | 過電圧保護素子 | |
| JPS61204903A (ja) | サ−ジ吸収器 | |
| JPS6027159B2 (ja) | 避雷器 | |
| JPH0634371B2 (ja) | チツプ型サ−ジ吸収器 | |
| JPH02170385A (ja) | 直列ギャップ付き避雷器 |