JPH0247184B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、電源スイツチを切忘れても、負荷
に供給される電流を一定時間経過後に遮断するこ
とができると共に、電源スイツチを複数回開閉操
作することによつて負荷に持続して電流を供給す
ることができる電源開閉制御回路に関する。

従来、廊下の電灯等の消し忘れを防止するた
め、タイマー回路を電灯のスイツチに組み込み、
スイツチが閉成されていても、一定時間経過する
と、電灯等への電流の供給を自動的に遮断するよ
うにした電源開閉制御回路がある。

廊下の電球等は消し忘れを防止することも必要
であるが、スイツチを開放するまでの間、継続し
て電球等に電流を供給して、これを点灯させるこ
とが要求されることもある。上記の電源開閉制御
回路では、消し忘れを防止することはできるが、
スイツチを開放するまでの間、電流を継続して供
給することができないという問題点があつた。

この発明は、上記の問題点を解決した電源開閉
制御回路を提供することを目的とする。

以下、この発明を図示の１実施例に基づいて詳
細に説明する。第１図において、２，４は入力端
子で、入力端子２は後述するリレー６の常開接点
８を介して出力端子１０に接続され、入力端子４
及び出力端子１２はそれぞれ接地されている。

入力端子２はダイオード１４、リレー６の励磁
巻線１６及びトランジスタ２０のコレクタ・エミ
ツタ導電路を介して接地されている。この励磁巻
線１６とトランジスタ２０とが駆動回路を構成し
ている。なお、励磁巻線１６に並列に接続されて
いるコンデンサ１８は、トランジスタ２０に供給
される電流を平滑するためのものである。

ダイオード１４と励磁巻線１６との接続点は抵
抗２２，２４、コンデンサ２６の直列回路を介し
て接地され、さらにコンデンサ２６には抵抗２８
が並列に接続されている。これら抵抗２４，２
８、コンデンサ２８がトリガ回路を構成してい
る。

抵抗２２，２４の接続点は、ダイオード３０、
コンデンサ３２を介して接地され、このコンデン
サ３２に並列に抵抗３４が接続されている。コン
デンサ３２、抵抗３４が限時電源回路を構成して
いる。

抵抗２４，２８の接続点は、立ち下がりのパル
スに応動して低レベルの出力パルスをT₁（秒）発
生するワンシヨツトマルチバイブレータ３５の一
部を構成しているNAND回路３６の一方の入力
端子に接続され、NAND回路３６の出力端子は
コンデンサ３８、抵抗４０を介して接地されてい
る。NAND回路３６の他方の入力端子は、
NAND回路４２の出力端子及びNOR回路４４の
一方の入力端子に接続され、NAND回路４２の
一方の入力端子は、コンデンサ３８と抵抗４０と
の接続点に接続され、他方の入力端子はダイオー
ド３０とコンデンサ３２との接続点に接続されて
いる。またNOR回路４４の他方の入力端子は接
地されている。

NOR回路４４の出力端子は、RSフリツプフロ
ツプ４５の一部を構成しているNOR回路４６の
一方の入力端子に接続されている。NOR回路４
６の出力はNOR回路４８の一方の入力端子及び
NAND回路５０の一方の入力端子に接続され、
NOR回路４８の出力端子は、NOR回路４６の他
方の入力端子に接続されている。

NOR回路４８の他方の入力端子は抵抗５２を
介して接地されると共に、コンデンサ５４を介し
てダイオード３０とコンデンサ３２との接続点に
接続されている。このコンデンサ５４と抵抗５２
とが時定数回路を構成している。またNAND回
路５０の出力端子は抵抗５６を介してトランジス
タ２０のベースに接続されている。

またダイオード３０とコンデンサ３２との接続
点は、コンデンサ５８、抵抗６０を介して接地さ
れ、抵抗６０にはダイオード６３が並列に接続さ
れている。コンデンサ５８と抵抗６０との接続点
は抵抗６２を介してトランジスタ６４のベースに
接続され、トランジスタ６４のコレクタは抵抗６
６を介してダイオード３０とコンデンサ３２との
接続点に接続され、エミツタは接地されている。
トランジスタ６４のコレクタ・エミツタ間にはコ
ンデンサ６８が接続され、さらにコレクタには
NOR回路７０の双方の入力端子が接続されてい
る。NOR回路７０の出力端子は、NAND回路７
２の双方の入力端子に接続され、さらにNAND
回路７２の出力端子はNAND回路５０の他方の
入力端子に接続されている。抵抗６６、コンデン
サ６８、NOR回路７０、NAND回路７２がタイ
マー回路を構成している。

コンデンサ３２、抵抗３４の接続点は、
NAND回路３６，４２，５０，７２、NOR回路
４６，４８，７０の電源端子（図示せず）に接続
され、コンデンサ３２、抵抗３４の値は、入力端
子２及び４に一度電流が供給されると、少なくと
もワンシヨツトマルチバイブレータ３５の出力パ
ルス幅T₁（秒）よりも長い時間にわたつて上記の
NAND回路３６，４２，５０，７２、NOR回路
４６，４８，７０に動作電流を供給することがで
きるように選択されている。

この電源開閉制御回路は、入力端子２，４を電
源スイツチ７４を介して電灯線７６に接続し、出
力端子１０，１２間に負荷として電球７８を接続
して使用する。

この電源開閉制御回路は、一度電源スイツチ７
４を閉成して、電球７８に電流を供給して点灯
し、そのままにしておくと一定時間経過後に、自
動的に電流の供給が絶たれ、電球７８が消灯す
る。また、一度電源スイツチ７４を閉成し、その
後に開放して、再び閉成すると、電源スイツチ７
４を開放するまで、電球７８に継続して電流を供
給し、点灯を持続させる。以下、この動作につい
て第２図を参考にしながら詳細に説明する。

今、電源スイツチ７４が開放され、全てのコン
デンサ２６，３２，３８，５４，５８及び６８は
放電状態であるとする。この状態において、電源
スイツチ７４を閉成すると、ダイオード１４，３
０、コンデンサ３２によつて直流電流が得られ、
NAND回路３６，４２，５０，７２、NOR回路
４６，４８，７０に動作電流が供給される。電源
スイツチ７４を閉成したことによりNAND回路
４２におけるダイオード３０とコンデンサ３２と
の接続点に接続されている入力端子は高レベルと
なり、他方の入力端子は抵抗４０を介して接地さ
れているので低レベルとなり、NAND回路４２
の出力は高レベルとなる。この高レベルの出力は
NOR回路４４の一方の入力端子に供給されるが、
NOR回路４４の他方の入力は接地されているの
で、このNOR回路４４の出力、即ちNOR回路４
６の入力は低レベルとなる。一方、電源スイツチ
７４が閉成されたことにより時定数回路のコンデ
ンサ５４の充電が開始され、この充電が完了する
までの間、NOR回路４８に高レベルの信号を供
給する。NOR回路４６の入力は低レベルであり、
NOR回路４８の入力が高レベルであるので、
NOR回路４６の出力端子は高レベルとなる。な
お、NOR回路４６の出力端子が高レベルとなる
状態は、コンデンサ５４の充電が完了し、NOR
回路４８の入力が低レベルとなつた後も維持され
る。

また、電源スイツチ７４を閉成したことによ
り、トランジスタ６４のベースにコンデンサ５８
の容量及び抵抗６０の値によつて定める極わずか
の時間だけ、ベース電流が流れ、トランジスタ６
４が導通し、コンデンサ６８を短絡する。

コンデンサ６８の両端が短絡されると、NOR
回路７０の双方の入力端子が低レベルとなり、そ
の出力端子は高レベルとなり、この高レベルの信
号はNAND回路７２の双方の入力端子に供給さ
れる。これによりNAND回路７２の出力、即ち、
NAND回路５０の一方の入力端子は低レベルと
なる。このとき、NAND回路５０の他方の入力
は、上述したように高レベルとなつているので、
NAND回路５０の出力端子は高レベルとなり、
抵抗５６を介してトランジスタ２０にベース電流
が流れ、トランジスタ２０が導通する。これによ
つて、励磁巻線１６に電流が流れ、常開接点８が
閉成し、電球７８が点灯する。

やがて、コンデンサ５８の充電が完了したこと
により、トランジスタ６４のベース電流が流れな
くなり、トランジスタ６４が非導通状態となる。
これによつて、コンデンサ６８の充電が開始さ
れ、コンデンサ６８の電圧は徐々に上昇し、抵抗
６６の値及びコンデンサ６８の容量によつて定ま
るT₂（秒）後にNOR回路７０の出力端子が低レ
ベルとなる。NOR回路７０の出力端子が低レベ
ルとなると、NAND回路７２の出力端子、即ち
NAND回路５０の一方の入力端子が高レベルと
なる。NAND回路５０の他方の入力端子は上述
したように高レベルであるので、NAND回路５
０の出力端子が低レベルとなる。これによつて、
トランジスタ２０が非導通状態となり、励磁巻線
１６に電流が流れなくなり、常開接点８が開放さ
れ、電球７８にも電流が流れなくなり、消灯す
る。即ち、電源スイツチ７４を閉成してからT₂
（秒）経過後には、電源スイツチ７４を開放する
のを忘れていても自動的に消灯する。

なお、電源スイツチ７４を閉成した直後、トラ
ンジスタ６４、コンデンサ５８、抵抗６０等を用
いて、短時間だけコンデンサ６８を短絡している
のは、次のような理由による。もし、トランジス
タ６４、コンデンサ５８、抵抗６０等を設けてい
ない状態で、電源スイツチ７４を閉成したとき
に、コンデンサ６８が完全な放電状態でないこと
があると、NOR回路７０の出力が電源スイツチ
７４の閉成時から低レベルとなるまでの時間が
T₂（秒）よりも短くなり、電源スイツチ７４の閉
成時から正確にT₂（秒）後に消灯させることでき
ない。これを防止するため、電源スイツチ７４が
閉成された極短時間のうちにコンデンサ６８を短
絡させて、完全に放電状態とするように、トラン
ジスタ６４、コンデンサ５８、抵抗６０等を設け
ている。

連続的に電球７８を点灯させる場合について説
明する。この場合のダイミング図を第２図の後半
に示す。この場合、電源スイツチ７４を閉成する
と、上述したのと同様にして電球７８が点灯す
る。このとき、無論NOR回路４６の出力は高レ
ベルである。この状態で電源スイツチ７４を開放
すると、電球７８への電流供給が絶たれ、電球７
８は消灯する。一方、この電源スイツチ７４の開
放により、コンデンサ３２が放電を開始し、この
放電電流によつてNAND回路３６，４２，５０，
７２、NOR回路４６，４８，７０に動作電流が
供給され、またNAND回路４２のダイオード３
０とコンデンサ３２の接続点に接続されている入
力も高レベル状態に維持される。NAND回路４
２の他方の入力は抵抗４０を介して接地されてい
るので、低レベルである。従つて、NAND回路
４２の出力、即ち、NAND回路３６の一方の入
力は高レベルである。NAND回路３６の他方の
入力は、電源スイツチ７４の開放によるコンデン
サ２６の放電によつて低レベルとなる。その結
果、NAND回路３６の出力が高レベルとなり、
コンデンサ３８の充電が開始される。その結果、
NAND回路４２の抵抗４０に接続されている入
力端子は高レベルとなり、NAND回路４２の出
力は低レベルとなる。この低レベルの信号が
NAND回路３６側に帰還されているので、コン
デンサ２６の放電が完了した後も、NAND回路
３６の出力を高レベルとする。そして、この
NAND回路３６の高レベルの出力によつてコン
デンサ３８の充電が完了するまでの間、即ちT₁
（秒）の間、NAND回路４２の出力は低レベルを
維持する。

NAND回路４２の低レベル出力は、NOR回路
４４の一方の入力にも供給されるが、他方の入力
は接地されているので、低レベルである。よつ
て、NOR回路４４の出力、即ち、NOR回路４６
の入力はT₁（秒）の間、高レベルとなる。このと
き、コンデンサ３２の放電電流がコンデンサ５４
にも流れ、コンデンサ５４の充電状態を維持して
いるので、NOR回路４８の入力は低レベル状態
である。よつて、NOR回路４６の出力、即ち
NAND回路５０は高レベル状態から低レベルに
変化する。一般にNAND回路は、一方の入力が
高レベルであると、他方の入力が高レベルであろ
うと低レベルであろうと、出力は高レベルになる
ので、NAND回路５０の出力はNAND回路の出
力のレベルにかかわらず、高レベルとなる。従つ
て、この状態で、電源スイツチ７４を閉成する
と、トランジスタ２０が導通し、ダイオード１
４、励磁巻線１６、トランジスタ２０と電流が流
れ、常開接点８が閉成し、電球７８が点灯する。
この点灯状態は、電源スイツチ７４が開放される
まで継続する。

なお、電源スイツチ７４を開放してから、再び
閉成するまでの間の時間が長くなると、コンデン
サ３２，５４が完全に放電し、第２図の中央に仮
想線で示すように初期状態となり、電源スイツチ
７４を再び閉じても、電球７８はT₂（秒）経過後
に消灯する。

以上説明したように、この発明による電源開閉
制御回路によれば、１つの回路でありながら、電
源スイツチを切忘れても所定時間経過後には自動
的に負荷への電流の供給を遮断することができる
上に、一度電源スイツチを閉成してから開放し、
再び閉成すると、継続的に負荷に電流を供給する
ことができる。

上記の実施例では負荷として電球を使用した
が、モータ等の他の負荷を使用してもよい。

【図面の簡単な説明】

第１図はこの発明による電源開閉制御回路の一
実施例の回路図、第２図は同実施例の動作タイミ
ング図である。 ２，４……入力端子、８……常開接点、｛１６
……リレーの励磁巻線、２０……トランジスタ｝
駆動回路、｛２４，２８……抵抗、２６……コン
デンサ｝トリガ回路、｛３２……コンデンサ、３
４……抵抗｝限時電源回路、３５……ワンシヨツ
トマルチバイブレータ、４５……フリツプフロツ
プ、｛５２……抵抗、５４……コンデンサ｝時定
数回路。

Claims (1)

【特許請求の範囲】
1. １ 入力端間に電源と電源スイツチとの直列回路
   が接続され、出力端間に常開接点と負荷の直列回
   路が接続される一対の電源ラインと、この上記電
   源ライン間に設けられ付勢信号が供給されている
   期間にわたつて上記常開接点を閉成する駆動回路
   と、上記電源ライン間に接続され上記電源スイツ
   チの閉成に応動して予め定めた第１の時間にわた
   つて上記付勢信号を上記駆動回路に供給するタイ
   マー回路と、２つの入力を有し一方の入力が第１
   の状態の信号を受け他方の入力が第２の状態の信
   号を受けたときリセツト状態とされ上記一方の入
   力が第２の状態の信号を受け上記他方の入力が第
   １の状態の信号を受けたときセツト状態とされこ
   のセツト状態において上記駆動回路に上記付勢信
   号を供給するフリツプフロツプと、上記電源ライ
   ン間に接続され上記電源スイツチの閉成に応動し
   て上記フリツプフロツプの上記一方の入力に予め
   定めた第２の時間にわたつて第１の状態の信号を
   供給し以後第２の状態の信号を供給する時定数回
   路と、上記電源ライン間に接続され上記電源スイ
   ツチの閉成後の開放に応動してトリガ信号を生成
   するトリガ回路と、上記トリガ信号の入力前には
   第２の状態の信号を上記フリツプフロツプの上記
   他方の入力に入力し上記トリガ信号の入力に応動
   して予め定めた第３の時間にわたつて第１の状態
   の信号を上記フリツプフロツプの上記他方の入力
   に供給し、以後第２の状態の信号を上記フリツプ
   フロツプの上記他方の入力に供給するワンシヨツ
   トマルチバイブレータと、上記電源ライン間に接
   続され上記電源スイツチの開放後も第３の時間よ
   りも長い第４の時間にわたつて上記フリツプフロ
   ツプ及び上記ワンシヨツトマルチバイブレータに
   動作電源を供給する容量のコンデンサを含む限時
   電源回路とを、有する電源開閉制御回路。