JPH0247607A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0247607A JPH0247607A JP63198277A JP19827788A JPH0247607A JP H0247607 A JPH0247607 A JP H0247607A JP 63198277 A JP63198277 A JP 63198277A JP 19827788 A JP19827788 A JP 19827788A JP H0247607 A JPH0247607 A JP H0247607A
- Authority
- JP
- Japan
- Prior art keywords
- film
- time
- semiconductor device
- optical waveguide
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Optical Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置およびその製造方法に関し、特にＬｉＮｂ０
Ｊｊ板上に形成される光導波路の構造およびその！Ｉ２
Ｉ２決方法し、 光導波路の構造を簡単にして！１！！造歩留りの向上と
９！造工程時間の短縮化を目的とし、ＬｉＮｂ０＋基板
表面に形成された光導波路と、該光導波路を被覆するよ
うに形成されたＳｉＯ□膜と、該ＳｉＯ□膜上に形成さ
れたＳｉ膜と、該Ｓｉ膜上に形成された電極とを備える
ことを含み、構成する。
Ｊｊ板上に形成される光導波路の構造およびその！Ｉ２
Ｉ２決方法し、 光導波路の構造を簡単にして！１！！造歩留りの向上と
９！造工程時間の短縮化を目的とし、ＬｉＮｂ０＋基板
表面に形成された光導波路と、該光導波路を被覆するよ
うに形成されたＳｉＯ□膜と、該ＳｉＯ□膜上に形成さ
れたＳｉ膜と、該Ｓｉ膜上に形成された電極とを備える
ことを含み、構成する。
（産業上の利用分野）
本発明は半導体装置およびその製造方法に関し、特にＬ
ｉＮｂＯ５基板上に形成される光導波路の構造およびそ
の製造方法に関する。
ｉＮｂＯ５基板上に形成される光導波路の構造およびそ
の製造方法に関する。
第３図は従来例に係るＬｉＮｂＯ５基板上に光導波路を
形成する製造工程を説明する断面図である。
形成する製造工程を説明する断面図である。
まず同図（ａ）に示すＬｉＮｂＯ３基板ｌ上にＴｉ膜お
よびレジスト膜を形成し、次にパターニングされたレジ
スト膜３をマスクとしてエツチングしてＴｉ膜２（膜厚
７００人）を形成する（同図（ｂ））。
よびレジスト膜を形成し、次にパターニングされたレジ
スト膜３をマスクとしてエツチングしてＴｉ膜２（膜厚
７００人）を形成する（同図（ｂ））。
次にレジスト膜３の除去後、熱処理（ウェット０、 、
１００Ｏ’Ｃ，８時間）すルト、Ｔｉ膜１２ カラＴｉ
カＬｉＮｂ０１基板１に拡散して光導波路６ （Ｘｊ
−３μｍ）が形成される（同図（Ｃ））。
１００Ｏ’Ｃ，８時間）すルト、Ｔｉ膜１２ カラＴｉ
カＬｉＮｂ０１基板１に拡散して光導波路６ （Ｘｊ
−３μｍ）が形成される（同図（Ｃ））。
次いで減圧ＣＶＤ法により、ＳｉＨ４ガスを流しく４５
０°Ｃ，８時間）、Ｆ！厚４０００人のＳｉＯ２膜７を
成長させる（同図（ｄ））。そして６００°Ｃ，ウェッ
ト０２雰囲気下でアニール処理を行う。
０°Ｃ，８時間）、Ｆ！厚４０００人のＳｉＯ２膜７を
成長させる（同図（ｄ））。そして６００°Ｃ，ウェッ
ト０２雰囲気下でアニール処理を行う。
次にスパッタ法により膜ｒ￥１０００人のＳｉ膜８を被
着しく同図（ｅ））、続いて同一のスパッタ装置のチャ
ンバー内で、スパッタ法により膜厚３００人程人種第１
のＴｉ膜９を被着する（同図（ｒ））。
着しく同図（ｅ））、続いて同一のスパッタ装置のチャ
ンバー内で、スパッタ法により膜厚３００人程人種第１
のＴｉ膜９を被着する（同図（ｒ））。
このＴｉ膜９はＳｉ膜８の酸化防止膜として機能する。
次いで、蒸着法により膜Ｉ￥３００人程度の人種のＴｉ
膜１０を被着しく同図（ｇ））、続いて同一の蒸着装置
のチャンバー内で蒸着法により膜厚１０００人のＡｕ膜
１１を形成する（同図（ｈ））。ここで第１．２のＴｉ
膜９．１０は、Ｓｉ膜８とＡｕ１ｌＷ１１がそれぞれ別
々のチャンバー（スパッタ用チャンバーと蒸着用チャン
バー）で形成されるため、Ｓｉ膜８に自然酸化膜が成長
して密着性が悪くなるので、これを防止するために形成
されるものである。また＾ｕｌＩ２を蒸着法により形成
するのは、スパッタ法によればターゲットが高価になる
ためである。
膜１０を被着しく同図（ｇ））、続いて同一の蒸着装置
のチャンバー内で蒸着法により膜厚１０００人のＡｕ膜
１１を形成する（同図（ｈ））。ここで第１．２のＴｉ
膜９．１０は、Ｓｉ膜８とＡｕ１ｌＷ１１がそれぞれ別
々のチャンバー（スパッタ用チャンバーと蒸着用チャン
バー）で形成されるため、Ｓｉ膜８に自然酸化膜が成長
して密着性が悪くなるので、これを防止するために形成
されるものである。また＾ｕｌＩ２を蒸着法により形成
するのは、スパッタ法によればターゲットが高価になる
ためである。
最後に、不図示のパターニングされたレジスト膜をマス
クとしてＡｕ膜１１．Ｔｉ膜９．１０をエツチングする
と、電極１２が形成され、従来例の光導波路デバイスが
完成する（同図（ｉ））。
クとしてＡｕ膜１１．Ｔｉ膜９．１０をエツチングする
と、電極１２が形成され、従来例の光導波路デバイスが
完成する（同図（ｉ））。
〔発明が解決しようとする課題］
ところで、ＬｉＮｂＯ３基板は光導波路を形成するのに
非常に良好な性質を有しているため一般に使用されてい
るが、温度が急激に変わると基板にひずみが生じたり、
あるいは静電気が発生し、最悪の場合、基板が割れると
いう問題がある。
非常に良好な性質を有しているため一般に使用されてい
るが、温度が急激に変わると基板にひずみが生じたり、
あるいは静電気が発生し、最悪の場合、基板が割れると
いう問題がある。
そこで、熱処理を行う場合には、昇温時間や冷却時間を
十分与えて、温度が急、に変化しないよう慎重に取り扱
われている。このため、−熱処理工程ごとにほぼ１日ず
つが費やされ、全体として極めて長時間の製造工程とな
る。
十分与えて、温度が急、に変化しないよう慎重に取り扱
われている。このため、−熱処理工程ごとにほぼ１日ず
つが費やされ、全体として極めて長時間の製造工程とな
る。
例えば、第３図（ｃ）のＴｉ拡散工程では、ウェン）雰
囲気下で１０００’Ｃ，熱処理時間４時間必要とするが
、昇温時間に４時間、また冷却時間に自然冷却とすると
数時間かかる。
囲気下で１０００’Ｃ，熱処理時間４時間必要とするが
、昇温時間に４時間、また冷却時間に自然冷却とすると
数時間かかる。
更に第３図（ｄ）の減圧ＣＶ ＤＳｉＯ□膜７の形成工
程では、４５０°Ｃ，８時間程度を要し、次のアニール
処理工程ではウェッ）０２，６００℃、５時間程度を要
する。
程では、４５０°Ｃ，８時間程度を要し、次のアニール
処理工程ではウェッ）０２，６００℃、５時間程度を要
する。
また第３図（ｅ）、 （ｆ）のＳｉとＴｒのスバック
工程でも、ＬｉＮｂＯ３基板を１ｏｏｏ℃に設定するた
め、長時間の昇温度時間と冷却時間とを要する。そして
第３図（ｇ）、 （ｈ）のＴｉとＡｕの蒸着工程でも
、前記スバツタ工程と別に行うため、処理時間が長くな
るという問題がある。
工程でも、ＬｉＮｂＯ３基板を１ｏｏｏ℃に設定するた
め、長時間の昇温度時間と冷却時間とを要する。そして
第３図（ｇ）、 （ｈ）のＴｉとＡｕの蒸着工程でも
、前記スバツタ工程と別に行うため、処理時間が長くな
るという問題がある。
本発明はかかる従来例の問題点に鑑みて創作されたもの
であり、構造が簡単な光導波路を備える半導体装置およ
び製造工程時間の短い半導体装置の製造方法の提供を目
的とする。
であり、構造が簡単な光導波路を備える半導体装置およ
び製造工程時間の短い半導体装置の製造方法の提供を目
的とする。
本発明の半導体装置は、ＬｉＮｂＯ３基板１３表面に形
成された光導波路１４と、該光導波路１４を被覆するＳ
ｉＯ２膜１６膜形６５ｉｆｔ膜上に形成されたＳｉ膜１
７と、該Ｓｉ膜１７上に形成された電極１９とを備える
ことを特徴とし、 また本発明の半導体装置の製造方法は、ＬｉＮｂＯ３基
板１３表面に選択的にＴｉ膜を形成する工程と、熱拡散
によってＬｉＮｂＯ５基板１３にＴｉを拡散させて光導
波路１４を形成する工程と、 前記光導波路１４を被覆するようにＣＶＤ法によりＳｉ
Ｏ２膜１６膜形６した後、ＳｉＪＴｉ膜のアニール処理
を行い、次いでＣＶＤ法によりＳｉ膜１７を同一の膜成
長装置内で連続的に形成する工程とを有することを特徴
とし、 上記の課題を解決する。
成された光導波路１４と、該光導波路１４を被覆するＳ
ｉＯ２膜１６膜形６５ｉｆｔ膜上に形成されたＳｉ膜１
７と、該Ｓｉ膜１７上に形成された電極１９とを備える
ことを特徴とし、 また本発明の半導体装置の製造方法は、ＬｉＮｂＯ３基
板１３表面に選択的にＴｉ膜を形成する工程と、熱拡散
によってＬｉＮｂＯ５基板１３にＴｉを拡散させて光導
波路１４を形成する工程と、 前記光導波路１４を被覆するようにＣＶＤ法によりＳｉ
Ｏ２膜１６膜形６した後、ＳｉＪＴｉ膜のアニール処理
を行い、次いでＣＶＤ法によりＳｉ膜１７を同一の膜成
長装置内で連続的に形成する工程とを有することを特徴
とし、 上記の課題を解決する。
〔作用］
本発明の半導体装置の製造方法によれば、Ｓｉｎｇ膜１
６からＳｉ膜１７まで同一のＣＶＤ成長チャンバー内で
形成する。このため、ＬｉＮｂ０ｓｉ板１３を外界に出
さないで処理できるので、前工程での設定温度と次工程
での設定温度との差だけ昇温又は冷却すればよく、昇温
度時間又は冷却時間の短縮化が図れる。また外界に出さ
ないため、汚染防止にもなる。
６からＳｉ膜１７まで同一のＣＶＤ成長チャンバー内で
形成する。このため、ＬｉＮｂ０ｓｉ板１３を外界に出
さないで処理できるので、前工程での設定温度と次工程
での設定温度との差だけ昇温又は冷却すればよく、昇温
度時間又は冷却時間の短縮化が図れる。また外界に出さ
ないため、汚染防止にもなる。
また本発明の半導体装置によれば、電極１９の下にＳｉ
膜１７の酸化防止用のＴｉ膜を設けていないので、構造
が簡単となる。
膜１７の酸化防止用のＴｉ膜を設けていないので、構造
が簡単となる。
次に本発明の実施例に係る半導体装置とその製造方法に
ついて説明する。第１図は本発明の実施例に係る半導体
装置の製造工程を説明する図である。
ついて説明する。第１図は本発明の実施例に係る半導体
装置の製造工程を説明する図である。
同図（ａ）において、１３はＬｉＮｂ０ｘｉ板、１４は
ＬｉＮｂＯ３基板面に形成された光導波路膜である。
ＬｉＮｂＯ３基板面に形成された光導波路膜である。
ここまでの形成工程は、第３図（ａ）〜（Ｃ）までの従
来の形成工程と同じであるから説明を省略する。
来の形成工程と同じであるから説明を省略する。
また、同図（ａ）において、ｔＧはＣＶＤ法により形成
されたＳｉＯ□膜であり、また１７は同じくＣＶＤ法に
より形成された５ｉ１９であるが、この製造工程を、第
２図（本発明の実施例に係る半導体製造装置の構成図）
を参照しながら説明する。
されたＳｉＯ□膜であり、また１７は同じくＣＶＤ法に
より形成された５ｉ１９であるが、この製造工程を、第
２図（本発明の実施例に係る半導体製造装置の構成図）
を参照しながら説明する。
まず、ＣＶ ＤＳｉＯｄｌＣＩを形成するときには、排
気装置２５によりチャンバー内を減圧し、ヒータ２２に
より徐々に昇温度して４５０“Ｃに設定した後、バルブ
２４．２５を開いてＳｉＨ，／Ａｒガスおよびドライｏ
ｆガスを流す。これにより８時間後には膜厚４０００人
のＳ ｉ Ｏｔ Ｉｆり１６がウェハ２１上に形成され
る。
気装置２５によりチャンバー内を減圧し、ヒータ２２に
より徐々に昇温度して４５０“Ｃに設定した後、バルブ
２４．２５を開いてＳｉＨ，／Ａｒガスおよびドライｏ
ｆガスを流す。これにより８時間後には膜厚４０００人
のＳ ｉ Ｏｔ Ｉｆり１６がウェハ２１上に形成され
る。
次に４５０ ’Ｃから徐々に昇温して６００ ’Ｃに設
定し、バルブ２４．２５を開いて５ｉｌｌａ／Ａｒガス
およびドライＯ！ガスを排気した後、バルブ２Ｇを開い
てウェットＯ！ガスを流して５時間、アニールする。
定し、バルブ２４．２５を開いて５ｉｌｌａ／Ａｒガス
およびドライＯ！ガスを排気した後、バルブ２Ｇを開い
てウェットＯ！ガスを流して５時間、アニールする。
次いで石英チニーブ２０内を真空にして、６００°Ｃか
ら徐々に昇温度して７００°Ｃに設定した後、バルブ２
４を開けて５０１．／Ａｒガスを流す、これにより膜厚
１０００人のＳｉ膜１７が形成される。
ら徐々に昇温度して７００°Ｃに設定した後、バルブ２
４を開けて５０１．／Ａｒガスを流す、これにより膜厚
１０００人のＳｉ膜１７が形成される。
次に減圧ＣＶＤ装置からウェハ２１を取り出して、フン
酸系溶液でＳｉ膜１７上の自然酸化膜を除去した後、蒸
着法によりＳｉ膜１７上に膜厚１０００人のＡｕ膜１８
を蒸着する（第１図（ｂ））。
酸系溶液でＳｉ膜１７上の自然酸化膜を除去した後、蒸
着法によりＳｉ膜１７上に膜厚１０００人のＡｕ膜１８
を蒸着する（第１図（ｂ））。
次に不図示のパターニングされたレジスト膜をマスクと
してＡｕＷＪｌＢをエツチングすると電極１９が形成さ
れ、本発明の実施例に係る半導体装置が完成する（図（
ｃ））。
してＡｕＷＪｌＢをエツチングすると電極１９が形成さ
れ、本発明の実施例に係る半導体装置が完成する（図（
ｃ））。
このように、本発明の実施例に係る製造方法によれば、
５ｉＯｚｌ’Ｊ１．６の形成、該Ｓｉ０ｇ膜１６のアニ
ールおよびＳｉｌ’Ｊ１７の形成を同一の減圧ＣＶＤ装
置内で行うことができるので、ＬｉＮｂ０ｓｌＳ板の昇
温時間および冷却時間の短縮化が図れる。また従来例の
ように、Ｔｉ１ｌを形成する必要がないので、工程が短
縮化されて製造歩留りが向上するとともに、光導波路特
性のり、Ｃドリフトの原因と考えられている第１のＴｉ
ｔｌｌと第２のＴｉ膜との間に自然酸化膜が形成される
こともない。
５ｉＯｚｌ’Ｊ１．６の形成、該Ｓｉ０ｇ膜１６のアニ
ールおよびＳｉｌ’Ｊ１７の形成を同一の減圧ＣＶＤ装
置内で行うことができるので、ＬｉＮｂ０ｓｌＳ板の昇
温時間および冷却時間の短縮化が図れる。また従来例の
ように、Ｔｉ１ｌを形成する必要がないので、工程が短
縮化されて製造歩留りが向上するとともに、光導波路特
性のり、Ｃドリフトの原因と考えられている第１のＴｉ
ｔｌｌと第２のＴｉ膜との間に自然酸化膜が形成される
こともない。
以上説明したように、本発明の半導体装置の製造方法に
よれば、ＳｉＯ２膜の形成、 該ｓｉｏ□膜のアニール
およびＳｉ膜の形成を同一のＣＶＤ成長装胃内で行うの
で、ＬｉＮｂＯ３基板の処理設定時間までの昇温時間お
よび冷却時間が節約できる。また、各工程間で外界に曝
されることがないので、汚染の防止も図れる。
よれば、ＳｉＯ２膜の形成、 該ｓｉｏ□膜のアニール
およびＳｉ膜の形成を同一のＣＶＤ成長装胃内で行うの
で、ＬｉＮｂＯ３基板の処理設定時間までの昇温時間お
よび冷却時間が節約できる。また、各工程間で外界に曝
されることがないので、汚染の防止も図れる。
また本発明の半導体装置の構造によれば、Ｓｉ膜酸化防
止用のＴｉ膜を設けていないので、第１のＴｉ膜と第２
のＴｉＦＪとの間に自然酸化膜が形成されて、光導波路
特性のＤＣドリフトを防止することができる。
止用のＴｉ膜を設けていないので、第１のＴｉ膜と第２
のＴｉＦＪとの間に自然酸化膜が形成されて、光導波路
特性のＤＣドリフトを防止することができる。
第１図は本発明の実施例に係る半導体装置の製造工程の
説明図、 第２図は本発明の実施例に係る半導体製造装置の構成図
、 第３図は従来例の半導体装置の製造工程の説明図である
。 （符号の説明） １３・・・ＬｉＮｂＯ３基板、 １４・・・光導波路、 １６・・・５ｉ０１膜、 １７・・・Ｓｉ膜、 １ Ｂ ・・・＾Ｕｌｌ！Ｊ。 １９・・・電極、 ２０・・・石英チェーブ（チャンバー）、２１・・・ウ
ェハ、 ２２・・・ヒータ、 ２３・・・排気装置、 ２４〜２６・・・パルプ。
説明図、 第２図は本発明の実施例に係る半導体製造装置の構成図
、 第３図は従来例の半導体装置の製造工程の説明図である
。 （符号の説明） １３・・・ＬｉＮｂＯ３基板、 １４・・・光導波路、 １６・・・５ｉ０１膜、 １７・・・Ｓｉ膜、 １ Ｂ ・・・＾Ｕｌｌ！Ｊ。 １９・・・電極、 ２０・・・石英チェーブ（チャンバー）、２１・・・ウ
ェハ、 ２２・・・ヒータ、 ２３・・・排気装置、 ２４〜２６・・・パルプ。
Claims (2)
- （１）ＬｉＮｂＯ＿３基板（１３）表面に形成された光
導波路（１４）と、該光導波路（１４）を被覆するＳｉ
Ｏ＿２膜（１６）と、該ＳｉＯ＿２膜上に形成されたＳ
ｉ膜（１７）と、該Ｓｉ膜（１７）上に形成された電極
（１９）とを備えることを特徴とする半導体装置。 - （２）ＬｉＮｂＯ＿３基板（１３）表面に選択的にＴｉ
膜を形成する工程と、 熱拡散によってＬｉＮｂＯ＿３基板（１３）にＴｉを拡
散させて光導波路（１４）を形成する工程と、前記光導
波路（１４）を被覆するようにＣＶＤ法によりＳｉＯ＿
２膜（１６）を形成した後、ＳｉＯ＿２膜（１６）のア
ニール処理を行い、次いでＣＶＤ法によりＳｉ膜（１７
）を同一の膜成長装置内で連続的に形成する工程とを有
することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63198277A JPH0247607A (ja) | 1988-08-09 | 1988-08-09 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63198277A JPH0247607A (ja) | 1988-08-09 | 1988-08-09 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0247607A true JPH0247607A (ja) | 1990-02-16 |
Family
ID=16388450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63198277A Pending JPH0247607A (ja) | 1988-08-09 | 1988-08-09 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0247607A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0980364A (ja) * | 1995-09-13 | 1997-03-28 | Nec Corp | 導波路型光デバイス |
| US12108521B2 (en) | 2019-09-12 | 2024-10-01 | Guangzhou Fangbang Electronics Co., Ltd | Circuit board and electronic device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59181318A (ja) * | 1983-03-31 | 1984-10-15 | Fujitsu Ltd | 光導波路の作製方法 |
| JPS62173428A (ja) * | 1986-01-28 | 1987-07-30 | Fujitsu Ltd | 導波路光デバイス |
-
1988
- 1988-08-09 JP JP63198277A patent/JPH0247607A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59181318A (ja) * | 1983-03-31 | 1984-10-15 | Fujitsu Ltd | 光導波路の作製方法 |
| JPS62173428A (ja) * | 1986-01-28 | 1987-07-30 | Fujitsu Ltd | 導波路光デバイス |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0980364A (ja) * | 1995-09-13 | 1997-03-28 | Nec Corp | 導波路型光デバイス |
| US12108521B2 (en) | 2019-09-12 | 2024-10-01 | Guangzhou Fangbang Electronics Co., Ltd | Circuit board and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0247607A (ja) | 半導体装置およびその製造方法 | |
| JP2000352700A (ja) | 光学導波路デバイス | |
| US5011568A (en) | Use of sol-gel derived tantalum oxide as a protective coating for etching silicon | |
| JPH0444260A (ja) | 半導体装置の製造方法 | |
| JPS62166527A (ja) | シリコン酸化膜の形成方法 | |
| JPH0444259A (ja) | 半導体装置の製造方法 | |
| JPS58192375A (ja) | 薄膜トランジスタの製造方法 | |
| JP3213619B2 (ja) | 光導波路型デバイスの製造方法及び光導波路型デバイス | |
| JPH02199842A (ja) | 薄膜電界効果型トランジスタ素子の製造方法 | |
| CN114706275B (zh) | 一种防光刻胶漂胶和裂胶的工艺 | |
| JPS61166132A (ja) | 薄膜の選択的形成方法 | |
| JP2957000B2 (ja) | 位相シフトマスク | |
| CN109273358A (zh) | 晶圆的侧墙刻蚀方法 | |
| JPH07128624A (ja) | 導波路型光素子の製造方法 | |
| JP3466638B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH01196006A (ja) | 石英系光導波膜 | |
| JPH01291430A (ja) | 半導体装置の製造方法 | |
| JPH03266434A (ja) | 半導体装置の製造方法 | |
| JPS6223117A (ja) | 酸化膜の選択形成方法 | |
| JPS6242535A (ja) | 半導体装置の製造方法 | |
| JPH04287916A (ja) | 半導体装置の製造方法 | |
| JPH04147201A (ja) | 石英系光導波路及びその製造方法 | |
| JPS61264762A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS58211106A (ja) | 導波路形成方法 | |
| JPH04326731A (ja) | 絶縁膜の作製方法 |