JPH0444260A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0444260A JPH0444260A JP14851090A JP14851090A JPH0444260A JP H0444260 A JPH0444260 A JP H0444260A JP 14851090 A JP14851090 A JP 14851090A JP 14851090 A JP14851090 A JP 14851090A JP H0444260 A JPH0444260 A JP H0444260A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- thin film
- resistor
- film resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
ＣｒＳ＋、Ｄ（Ｘは１〜２の範囲の数を表す）薄膜抵抗
体を有する半導体装置の製造方法に関し、ＣｒＳｉ、０
薄膜抵抗体とｌ’ｉ極との接触抵抗を改良することを目
的とし、 第１の発明の方法は、絶縁膜の開口窓に第１層のＡＡ主
電極形成し、感光性ポリイシドを使用して平坦化層間絶
縁膜を形成し、選択的エツチングにより、ＣｒＳｉ、０
薄膜抵抗体の電極を形成すべき領域および第１層のＡβ
電極を露出させ、５ｉｎ２換算６０〜１２０人の深さま
でＲＦエツチングを行って、自然酸化されて生成した抵
抗体表面のＣｒ２Ｏ３と第１層のＡｊ’電極表面のＡｌ
２Ｏ，との薄層を除去した後に、第２層の配線電極を形
成するように構成し、 第２の発明の方法は、絶縁膜の開口窓、およびＣｒＳ＋
、Ｄ薄膜抵抗体の電極を形成すべき領域に、厚さ１００
〜５０００人の第１層のＡＩ主電極形成し、ＲＦエツチ
ングを行ってこれらの電極表面に自然酸化されて生成し
たＡ Ｉ 、０３薄層を除去した後に、ＣｒＳ＋、０薄
膜をスパッタリングし、パターニングして薄膜抵抗体を
形成し、さらに５ｉＯ７換算６０〜１２０人の深さまで
ＲＦエツチングを行って、第１層のＡβ電極およびＣｒ
Ｓｉ、Ｏ薄膜抵抗体の表面に自然酸化されて生成したＡ
ｌ２Ｏ２とＣｒ２Ｏ３との薄層を除去した後に、第２層
の配線電極を形成するように構成する。
体を有する半導体装置の製造方法に関し、ＣｒＳｉ、０
薄膜抵抗体とｌ’ｉ極との接触抵抗を改良することを目
的とし、 第１の発明の方法は、絶縁膜の開口窓に第１層のＡＡ主
電極形成し、感光性ポリイシドを使用して平坦化層間絶
縁膜を形成し、選択的エツチングにより、ＣｒＳｉ、０
薄膜抵抗体の電極を形成すべき領域および第１層のＡβ
電極を露出させ、５ｉｎ２換算６０〜１２０人の深さま
でＲＦエツチングを行って、自然酸化されて生成した抵
抗体表面のＣｒ２Ｏ３と第１層のＡｊ’電極表面のＡｌ
２Ｏ，との薄層を除去した後に、第２層の配線電極を形
成するように構成し、 第２の発明の方法は、絶縁膜の開口窓、およびＣｒＳ＋
、Ｄ薄膜抵抗体の電極を形成すべき領域に、厚さ１００
〜５０００人の第１層のＡＩ主電極形成し、ＲＦエツチ
ングを行ってこれらの電極表面に自然酸化されて生成し
たＡ Ｉ 、０３薄層を除去した後に、ＣｒＳ＋、０薄
膜をスパッタリングし、パターニングして薄膜抵抗体を
形成し、さらに５ｉＯ７換算６０〜１２０人の深さまで
ＲＦエツチングを行って、第１層のＡβ電極およびＣｒ
Ｓｉ、Ｏ薄膜抵抗体の表面に自然酸化されて生成したＡ
ｌ２Ｏ２とＣｒ２Ｏ３との薄層を除去した後に、第２層
の配線電極を形成するように構成する。
本発明はＣｒＳｉ、Ｏ薄膜抵抗体を有する半導体装置の
製造方法に関する。近年、薄膜抵抗体は、シート抵抗が
、１にΩ／四以上で、かつ抵抗の温度係数が±１ｏｏｐ
ｐｍ／を程度に小さいことが要求されている。これには
（：ｒ３ｉＸまたはＣｒＳ、０ （Ｘは１〜２の範囲の
数を表す）が使用される。
製造方法に関する。近年、薄膜抵抗体は、シート抵抗が
、１にΩ／四以上で、かつ抵抗の温度係数が±１ｏｏｐ
ｐｍ／を程度に小さいことが要求されている。これには
（：ｒ３ｉＸまたはＣｒＳ、０ （Ｘは１〜２の範囲の
数を表す）が使用される。
ＣｒＳｉ註薄膜抵抗体を有する半導体装置の製造方法に
おいては、ＣｒＳｉ、Ｏ薄膜と＾β電極との接触抵抗が
大きいことが問題になっていた。これはＣｒＳｉ、０ま
たはｉの表面に自然酸化によって針、０３またはＡ Ｉ
ｔ ｚ０３の薄層を生成し、これらが絶縁性を有するた
ｔである。また、第１層の＾ｌ電極および（：ｒＳ＋、
０薄膜抵抗体を形成した後に、平坦化層間絶縁膜を形成
し、これに第２層の電極形成用開口窓をあけて配線電極
を形成するが、自然酸化によって、第１層のＡβ電極と
ＣｒＳ＋、０薄膜抵抗体との表面にＡｌ２Ｏ２とＣｒ２
Ｏ３との薄層が生成する。
おいては、ＣｒＳｉ、Ｏ薄膜と＾β電極との接触抵抗が
大きいことが問題になっていた。これはＣｒＳｉ、０ま
たはｉの表面に自然酸化によって針、０３またはＡ Ｉ
ｔ ｚ０３の薄層を生成し、これらが絶縁性を有するた
ｔである。また、第１層の＾ｌ電極および（：ｒＳ＋、
０薄膜抵抗体を形成した後に、平坦化層間絶縁膜を形成
し、これに第２層の電極形成用開口窓をあけて配線電極
を形成するが、自然酸化によって、第１層のＡβ電極と
ＣｒＳ＋、０薄膜抵抗体との表面にＡｌ２Ｏ２とＣｒ２
Ｏ３との薄層が生成する。
これを除去するにはＲＦエツチングを行えばよいが、も
し第１のＡＩ電極形成用開口窓があいたままでＲＦエツ
チングを行えば、バルクＳｉ にダメージを与える欠点
もあった。なお、ＰＳＧ層間絶縁膜の化学気相成長（Ｃ
ＶＤ）による生成工程は、１−ＰＳＧの塗布、Ｂ−ＰＳ
Ｇの塗布、液体ＯＣＤによる平坦化、および制御された
反応性イオンエツチングを行うことが必要であり、繁雑
な工程であった。
し第１のＡＩ電極形成用開口窓があいたままでＲＦエツ
チングを行えば、バルクＳｉ にダメージを与える欠点
もあった。なお、ＰＳＧ層間絶縁膜の化学気相成長（Ｃ
ＶＤ）による生成工程は、１−ＰＳＧの塗布、Ｂ−ＰＳ
Ｇの塗布、液体ＯＣＤによる平坦化、および制御された
反応性イオンエツチングを行うことが必要であり、繁雑
な工程であった。
本発明は、ＣｒＳ＋、Ｑ薄膜抵抗体を有する半導体装置
の製造においで、ＣｒＳｉ、０薄膜抵抗体とＡＩ！Ｉｔ
、さらに第１層のＡβ電極と第２層のＡｌ配線電極との
接触抵抗を改良することを主要な目的とする。
の製造においで、ＣｒＳｉ、０薄膜抵抗体とＡＩ！Ｉｔ
、さらに第１層のＡβ電極と第２層のＡｌ配線電極との
接触抵抗を改良することを主要な目的とする。
Ｃ課題を解決するたとの手段〕
上記課題は、ＣｒＳｉ、０薄膜抵抗体を有する半導体装
置の製造方法であって、（イ）絶縁膜に電極形成用開口
窓をあけた８１基板ｔに、ＣｒＳｉ、Ｏ（Ｘは１〜２の
範囲の数を表す）薄膜をスパッタリングし、パターニン
グして、Ｃｒ５１．Ｄ薄膜抵抗体を形成し、（ロ）０．
５〜５．０％ＨＦで前処理した後に、第１層のｌをスパ
ッタリングし、パターニングして開口窓に第１層の＾１
電極を形成し、（ハ）感光性ポリイミドを塗布し、露光
・現像し、熱硬化させて、平坦化層間絶縁膜を形成し、
次に選択的エツチングにより、ＣｒＳｉ、０薄膜抵抗体
の電極形成領域と第１層の＾β電極とを露出させ、（ニ
）自然酸化されて生成した、ＣｒＳｉ、０薄膜抵抗体表
面のＣｒ２Ｏ，と、第１層の＾ｌ電極表面のＡ Ｉ ２
０３ との薄層を８１０２換算６０〜１２０人の深さま
でＲＦエツチングにより除去した後に、（ホ）第２層の
＾！をスパッタリングし、パターニングして、ＣｒＳｉ
、０薄膜抵抗体の電極形成領域と第１層の＾β電極との
上に配線電極を形成する工程を含むことを特徴とする方
法、および （イ）絶縁膜に電極形成用開口窓をあけたＳｉ基板上に
、第１層のＡＩをスパッタリングし、パターニングして
、電極形成用開口窓と、形成すべきＣｒＳ＋、０（Ｘは
１〜２の範囲の数を表す）薄膜抵抗体の２つの電極形成
領域とに、厚さ１００〜５０００人の第１層のｌ電極を
形成し、（ロ）第１層の＾ｌ電極表面に自然酸化されて
生成したＡ Ａ ２０３薄層をＲＦエツチングにより除
去した後に、（ハ）ＣｒＳ＋、０をスパッタリングし、
パターニングして、２つの電極形成領域を跨ぐＣｒ５ｉ
ｘＯ薄膜抵抗体を形成し、（ニ）さらに５１０２換算６
０〜１２０ 人の深さまでＲＦエツチングを行って、第
１層のＡＩ！Ｉｔと、ＣｒＳｉ註薄膜抵抗体との表面に
、それぞれ自然酸化されて生成したＡ Ｉｔ ２ｉ３
とＣｒ、０．との薄層を除去した後に、（ホ）第２層の
ＡＩをスパッタリングし、パターニングして配線電極を
形成する上程を含むことを特徴とする方法によって解決
することができる。
置の製造方法であって、（イ）絶縁膜に電極形成用開口
窓をあけた８１基板ｔに、ＣｒＳｉ、Ｏ（Ｘは１〜２の
範囲の数を表す）薄膜をスパッタリングし、パターニン
グして、Ｃｒ５１．Ｄ薄膜抵抗体を形成し、（ロ）０．
５〜５．０％ＨＦで前処理した後に、第１層のｌをスパ
ッタリングし、パターニングして開口窓に第１層の＾１
電極を形成し、（ハ）感光性ポリイミドを塗布し、露光
・現像し、熱硬化させて、平坦化層間絶縁膜を形成し、
次に選択的エツチングにより、ＣｒＳｉ、０薄膜抵抗体
の電極形成領域と第１層の＾β電極とを露出させ、（ニ
）自然酸化されて生成した、ＣｒＳｉ、０薄膜抵抗体表
面のＣｒ２Ｏ，と、第１層の＾ｌ電極表面のＡ Ｉ ２
０３ との薄層を８１０２換算６０〜１２０人の深さま
でＲＦエツチングにより除去した後に、（ホ）第２層の
＾！をスパッタリングし、パターニングして、ＣｒＳｉ
、０薄膜抵抗体の電極形成領域と第１層の＾β電極との
上に配線電極を形成する工程を含むことを特徴とする方
法、および （イ）絶縁膜に電極形成用開口窓をあけたＳｉ基板上に
、第１層のＡＩをスパッタリングし、パターニングして
、電極形成用開口窓と、形成すべきＣｒＳ＋、０（Ｘは
１〜２の範囲の数を表す）薄膜抵抗体の２つの電極形成
領域とに、厚さ１００〜５０００人の第１層のｌ電極を
形成し、（ロ）第１層の＾ｌ電極表面に自然酸化されて
生成したＡ Ａ ２０３薄層をＲＦエツチングにより除
去した後に、（ハ）ＣｒＳ＋、０をスパッタリングし、
パターニングして、２つの電極形成領域を跨ぐＣｒ５ｉ
ｘＯ薄膜抵抗体を形成し、（ニ）さらに５１０２換算６
０〜１２０ 人の深さまでＲＦエツチングを行って、第
１層のＡＩ！Ｉｔと、ＣｒＳｉ註薄膜抵抗体との表面に
、それぞれ自然酸化されて生成したＡ Ｉｔ ２ｉ３
とＣｒ、０．との薄層を除去した後に、（ホ）第２層の
ＡＩをスパッタリングし、パターニングして配線電極を
形成する上程を含むことを特徴とする方法によって解決
することができる。
第１の発明の方法は、絶縁膜の上にまずＣｒＳ＋ＸＯ薄
膜抵抗体を形成し、この上に第２層の・＾ｌ配線電極を
形成する。第２の発明の方法は、絶縁膜の上に形成すべ
きＣｒ ３１ｘ Ｏ薄膜抵抗体の２つの電極形成領域に
、まず２つの第１層のｌ電極を形成し、次にこれらを跨
ぐＣｒＳｉ、０薄膜抵抗体を形成した上に、この電極形
成領域に第２層の＾ｌ配線電極を形成する。
膜抵抗体を形成し、この上に第２層の・＾ｌ配線電極を
形成する。第２の発明の方法は、絶縁膜の上に形成すべ
きＣｒ ３１ｘ Ｏ薄膜抵抗体の２つの電極形成領域に
、まず２つの第１層のｌ電極を形成し、次にこれらを跨
ぐＣｒＳｉ、０薄膜抵抗体を形成した上に、この電極形
成領域に第２層の＾ｌ配線電極を形成する。
ＲＦエツチングによる自然酸化物の除去は、第１の発明
の方法では１回ですむが、これに対して第２の発明の方
法では２回の除去を必要とする。
の方法では１回ですむが、これに対して第２の発明の方
法では２回の除去を必要とする。
しかし第２の発明ではＣｒＳ＋、０薄膜抵抗体を第１層
と第２層とのＡｌ電極で挟持する形となるので、機械的
強度が大きい利点を有する。
と第２層とのＡｌ電極で挟持する形となるので、機械的
強度が大きい利点を有する。
なお、いずれの発明の方法においても、絶縁膜の電極形
成用開口窓には、ＲＦエツチングの前に第１のＡｌ電極
が形成されているので、酸化物除去のＲＦエツチングが
開口を通してバルクＳｉに達してダメージを与えること
はない。
成用開口窓には、ＲＦエツチングの前に第１のＡｌ電極
が形成されているので、酸化物除去のＲＦエツチングが
開口を通してバルクＳｉに達してダメージを与えること
はない。
ＣｒＳｉ、Ｏ薄膜抵抗体の表面に自然酸化されて生成し
たＣｒ、Ｏ，薄層のＲＦエツチングは、Ｓ１０□に換算
して６０〜１２０人の深さとすることが必要であり、６
０人より薄いと酸化物の除去が十分でなく、１２０人よ
り深いと、厚さ２００人程度の薄膜抵抗体にダメージを
与える恐れがある。
たＣｒ、Ｏ，薄層のＲＦエツチングは、Ｓ１０□に換算
して６０〜１２０人の深さとすることが必要であり、６
０人より薄いと酸化物の除去が十分でなく、１２０人よ
り深いと、厚さ２００人程度の薄膜抵抗体にダメージを
与える恐れがある。
電極形成用開口窓をあけた絶縁膜は、窓の底に露出して
いるバルクＳｉが自然酸化されて５１０２の薄層となっ
ているので、０．５〜５．０％ＨＦで除去する。ＨＦの
濃度が０．５％より低いと、ＳｉＯ□の除去は十分でな
く、５．０％より高いときはＣｒＳｉ註を溶解しないが
、酸化絶縁膜にダメージを与える。
いるバルクＳｉが自然酸化されて５１０２の薄層となっ
ているので、０．５〜５．０％ＨＦで除去する。ＨＦの
濃度が０．５％より低いと、ＳｉＯ□の除去は十分でな
く、５．０％より高いときはＣｒＳｉ註を溶解しないが
、酸化絶縁膜にダメージを与える。
なお、第１の発明の方法は、層間絶縁膜として、感光性
ポリイミドを使用するので、従来のＣＶＤによるＰＳＧ
とは異なり、平坦化工程を簡略化することができる。も
ちろん、これを第２の発明に適用することもできる。
ポリイミドを使用するので、従来のＣＶＤによるＰＳＧ
とは異なり、平坦化工程を簡略化することができる。も
ちろん、これを第２の発明に適用することもできる。
ＣｒＳｉ、０薄膜抵抗体は厚さが通常２０ＯＡ程度と極
ｔて薄いので、第２の発明の方法は、第１層のＡｌ電極
の上にこの薄膜を被着したとき、段差で膜切れを生じ易
い。これを防ぐために第１層のｌ膜の厚さを１００〜５
０００ Ａとして段差を小さくすることが必要である。
ｔて薄いので、第２の発明の方法は、第１層のＡｌ電極
の上にこの薄膜を被着したとき、段差で膜切れを生じ易
い。これを防ぐために第１層のｌ膜の厚さを１００〜５
０００ Ａとして段差を小さくすることが必要である。
実施例１
第１の発明の方法の実施態様として、第１図に示すＳｉ
基板ｌは厚さ４０００人の酸化絶縁膜２を有し、これに
電極形成用開口窓３をあけ、９ ｍＴｏｒｒのＡｒ中で
０．７ｋＷの出力でＣｒＳｉ。Ｄを２０間分スパッタリ
ングして厚さ２００人の薄膜を被着し、選択的反応性イ
オンエツチングにより開口窓３をＮａさせ、薄膜抵抗体
４を形成した（ａ）。
基板ｌは厚さ４０００人の酸化絶縁膜２を有し、これに
電極形成用開口窓３をあけ、９ ｍＴｏｒｒのＡｒ中で
０．７ｋＷの出力でＣｒＳｉ。Ｄを２０間分スパッタリ
ングして厚さ２００人の薄膜を被着し、選択的反応性イ
オンエツチングにより開口窓３をＮａさせ、薄膜抵抗体
４を形成した（ａ）。
次に、１．０％ＨＦで１０秒間前処理して、開口窓３の
底に自然酸化によって生成した５ｉｎ２薄層を除去した
後に、ｌＱｍＴｏｒｒのＡｒ中で３．ＱｋＷの出方でス
パッタリングして厚さ９０００人のＡｌ膜を被着し、５
０℃の）１３Ｐ［１１，で選択的ウェットエツチングを
行って、第１層のＡｌ電極５を形成した（ｂ）。
底に自然酸化によって生成した５ｉｎ２薄層を除去した
後に、ｌＱｍＴｏｒｒのＡｒ中で３．ＱｋＷの出方でス
パッタリングして厚さ９０００人のＡｌ膜を被着し、５
０℃の）１３Ｐ［１１，で選択的ウェットエツチングを
行って、第１層のＡｌ電極５を形成した（ｂ）。
感光性ポリイミド６を、常法によって塗布し、露光・現
像して、熱硬化した後に選択的エツチングして、Ａ！電
極５と、抵抗体の上に形成すべき２つの電極領域７とを
露出させた（Ｃ）。
像して、熱硬化した後に選択的エツチングして、Ａ！電
極５と、抵抗体の上に形成すべき２つの電極領域７とを
露出させた（Ｃ）。
８ｍＴｏｒｒのＡｒ中で１３．５ＭＨｚ 、 ０．８ｋ
Ｗの出力で５ｉｎ２に換算して深さが１００Ａとなるよ
うにＲＦエツチングを行って、Ａｒ電極５表面の自然酸
化＾１２０３薄層とＣｒ５１．ＯＮ膜抵抗体４表面の自
然酸化Ｃｒ、０３ とを薄層を除去した後に、（ｂ）と
同じ条件で厚さ１．５１！Ｉａのｌ膜を被着し、パター
ニングして、第２層の配線電極８．８′を形成した（ｄ
）。
Ｗの出力で５ｉｎ２に換算して深さが１００Ａとなるよ
うにＲＦエツチングを行って、Ａｒ電極５表面の自然酸
化＾１２０３薄層とＣｒ５１．ＯＮ膜抵抗体４表面の自
然酸化Ｃｒ、０３ とを薄層を除去した後に、（ｂ）と
同じ条件で厚さ１．５１！Ｉａのｌ膜を被着し、パター
ニングして、第２層の配線電極８．８′を形成した（ｄ
）。
Ｃ’ｒＳｉ、０薄膜抵抗体−Ａ１電極の接触面積１６Ｘ
６μ２についての接触抵抗は１０ｍΩであった。
６μ２についての接触抵抗は１０ｍΩであった。
実施例２
第２の発明の方法の実施態様として、第２図に示す８１
基板は厚さ４０００人の酸化絶縁膜２を有し、電極形成
用開口窓３をあけ、１．０％ＨＦで１０秒間前処理して
、開口窓３の底に自然酸化によって生成したＳｉＯ，薄
層を除去した後にｌＱｍＴｏｒｒのＡｒ中で３ｋＷの出
力でスパッタリングして厚さ１０００への＾１薄膜を被
着し、５０℃のＨ，ＰＤ、で選択的エツチングして、バ
ルクＳｉの上の第１層のＡＩｌ電極と、形成すべきＣｒ
Ｓｉ。０薄膜抵抗体４の下の第１層のＡＩ！電極５とを
形成した（ａ）。
基板は厚さ４０００人の酸化絶縁膜２を有し、電極形成
用開口窓３をあけ、１．０％ＨＦで１０秒間前処理して
、開口窓３の底に自然酸化によって生成したＳｉＯ，薄
層を除去した後にｌＱｍＴｏｒｒのＡｒ中で３ｋＷの出
力でスパッタリングして厚さ１０００への＾１薄膜を被
着し、５０℃のＨ，ＰＤ、で選択的エツチングして、バ
ルクＳｉの上の第１層のＡＩｌ電極と、形成すべきＣｒ
Ｓｉ。０薄膜抵抗体４の下の第１層のＡＩ！電極５とを
形成した（ａ）。
１０ｍＴｏｒｒＯＡｒ中で、１３．５ＭＨｚ 、１．０
ｋＷの出力でＲＦエツチングして第１層の＾ｌ電極５．
５′の表面に自然酸化して生成した＾ｎ 、０３薄層を
除去した後に、９ ｍＴｏｒｒのＡｒ中で０．７ｋＷの
出力で２０分間スパッタリングして厚さ２００人のＣｒ
Ｓ＋、０薄膜を形成し、選択的反応性エツチングによっ
て薄膜抵抗体４をパターニングした（ｂ）。
ｋＷの出力でＲＦエツチングして第１層の＾ｌ電極５．
５′の表面に自然酸化して生成した＾ｎ 、０３薄層を
除去した後に、９ ｍＴｏｒｒのＡｒ中で０．７ｋＷの
出力で２０分間スパッタリングして厚さ２００人のＣｒ
Ｓ＋、０薄膜を形成し、選択的反応性エツチングによっ
て薄膜抵抗体４をパターニングした（ｂ）。
さらに（ｂ）と同様に、ＳｉＯ□に換算して厚さ１００
人までＲＦエツチングして、薄膜抵抗体４表面の自然酸
化Ｃｒ２Ｄ、薄層を除去した後に、（ａ）と同様にして
厚さ７０００ Ａの第２層のＡｒを被着し、選択的エツ
チングにより第１層のＡＩｌ電極、５′に配線電極８．
８′を形成した（Ｃ）。
人までＲＦエツチングして、薄膜抵抗体４表面の自然酸
化Ｃｒ２Ｄ、薄層を除去した後に、（ａ）と同様にして
厚さ７０００ Ａの第２層のＡｒを被着し、選択的エツ
チングにより第１層のＡＩｌ電極、５′に配線電極８．
８′を形成した（Ｃ）。
第１層のへβ電極が占める絶縁層の面積４×６４２につ
いてのＣｒＳｉ、Ｏ薄膜抵抗体−Ａ！電極の接触抵抗は
５ｍΩであった。
いてのＣｒＳｉ、Ｏ薄膜抵抗体−Ａ！電極の接触抵抗は
５ｍΩであった。
本発明の方法による半導体装置はＣｒ５ＩＸＯ薄膜抵抗
体−Ａｌｔ＆極の接触抵抗が極めて小さい利点を有する
。その他ＲＦエツチングで導体表面の酸化物を除去する
とき、開口窓を第１層のＡＩｌ電極塞いでいるので、８
１基板にダメージを与えることがなく、またＡｒ配線の
形成は、薄膜抵抗体を形成した後に行うので、薄膜の選
択的エツチングによるｌ配線へのダメージもない。
体−Ａｌｔ＆極の接触抵抗が極めて小さい利点を有する
。その他ＲＦエツチングで導体表面の酸化物を除去する
とき、開口窓を第１層のＡＩｌ電極塞いでいるので、８
１基板にダメージを与えることがなく、またＡｒ配線の
形成は、薄膜抵抗体を形成した後に行うので、薄膜の選
択的エツチングによるｌ配線へのダメージもない。
さらに、第１の発明の方法は、平坦化層間絶縁膜を簡略
な工程で形成することができ、第２の発明の方法は、Ｃ
ｒＳｉイ０薄膜抵抗体が第１層と第２層とのｌｉｉ極の
間に強固に挟持される特長を有する。
な工程で形成することができ、第２の発明の方法は、Ｃ
ｒＳｉイ０薄膜抵抗体が第１層と第２層とのｌｉｉ極の
間に強固に挟持される特長を有する。
第１図は第１の発明の実施態様を示す工程図、第２図は
第２の発明の実施態様を示す工程図である。 １・・・８１基板、 ２・・酸化絶縁膜、３・
・・電極形成用開口窓、 ４・・・ＣｒＳ＋、Ｏ薄膜抵抗体、 ５・・・第１層のｌ電極、 ６・・・平坦化層間絶縁膜、 ７・・・抵抗体の電極形成領域、 ８・８′・・・配線電極。
第２の発明の実施態様を示す工程図である。 １・・・８１基板、 ２・・酸化絶縁膜、３・
・・電極形成用開口窓、 ４・・・ＣｒＳ＋、Ｏ薄膜抵抗体、 ５・・・第１層のｌ電極、 ６・・・平坦化層間絶縁膜、 ７・・・抵抗体の電極形成領域、 ８・８′・・・配線電極。
Claims (1)
- 【特許請求の範囲】 １、薄膜抵抗体を有する半導体装置の製造方法であって
、 （イ）電極形成用開口窓をあけた保護膜を半導体基板上
に形成したのち、薄膜を該保護膜上にスパッタリングし
、パターニングして、薄膜抵抗体を形成し、 （ロ）第１層の電極材料をスパッタリングし、パターニ
ングして前記開口窓に第１層の電極を形成し、 （ハ）層間絶縁膜を形成し、次に選択的エッチングによ
り、薄膜抵抗体の電極形成領域と第１層の電極とを露出
させ、 （ニ）自然酸化されて生成した、薄膜抵抗体表面の酸化
膜をＲＦエッチングにより除去した後に、 （ホ）第２層の電極材料をスパッタリングし、パターニ
ングして、薄膜抵抗体の電極形成領域と第１層の電極と
の上に配線電極を形成する工程を含むことを特徴とする
半導体装置の製造方法。 ２、薄膜抵抗体を有する半導体装置の製造方法であって
、 （イ）電極形成用開口窓をあけた保護膜を半導体基板上
に形成したのち、第１層の電極材料をスパッタリングし
、パターニングして、電極形成用開口窓に、第１層の電
極を形成し、 （ロ）薄膜をスパッタリングし、パターニングして、薄
膜抵抗体を形成し、 （ハ）さらにＲＦエッチングを行って、薄膜抵抗体の表
面に形成された自然酸化膜を除去した後に、 （ニ）第２層の電極材料をスパッタリングし、パターニ
ングして配線電極を形成する工程を含むことを特徴とす
る半導体装置の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14851090A JPH0444260A (ja) | 1990-06-08 | 1990-06-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14851090A JPH0444260A (ja) | 1990-06-08 | 1990-06-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0444260A true JPH0444260A (ja) | 1992-02-14 |
Family
ID=15454382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14851090A Pending JPH0444260A (ja) | 1990-06-08 | 1990-06-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0444260A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5989970A (en) * | 1994-06-08 | 1999-11-23 | Nippondenso Co., Ltd. | Method for fabricating semiconductor device having thin-film resistor |
| US6242792B1 (en) | 1996-07-02 | 2001-06-05 | Denso Corporation | Semiconductor device having oblique portion as reflection |
| US6274452B1 (en) | 1996-11-06 | 2001-08-14 | Denso Corporation | Semiconductor device having multilayer interconnection structure and method for manufacturing the same |
| JP2005235888A (ja) * | 2004-02-18 | 2005-09-02 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
| JP2010177506A (ja) * | 2009-01-30 | 2010-08-12 | Nec Corp | 配線基板及びその製造方法 |
| WO2010119839A1 (ja) | 2009-04-15 | 2010-10-21 | 株式会社 アマダ | パンチ金型及び潤滑油の供給方法 |
-
1990
- 1990-06-08 JP JP14851090A patent/JPH0444260A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5989970A (en) * | 1994-06-08 | 1999-11-23 | Nippondenso Co., Ltd. | Method for fabricating semiconductor device having thin-film resistor |
| US6242792B1 (en) | 1996-07-02 | 2001-06-05 | Denso Corporation | Semiconductor device having oblique portion as reflection |
| US6274452B1 (en) | 1996-11-06 | 2001-08-14 | Denso Corporation | Semiconductor device having multilayer interconnection structure and method for manufacturing the same |
| JP2005235888A (ja) * | 2004-02-18 | 2005-09-02 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
| JP2010177506A (ja) * | 2009-01-30 | 2010-08-12 | Nec Corp | 配線基板及びその製造方法 |
| WO2010119839A1 (ja) | 2009-04-15 | 2010-10-21 | 株式会社 アマダ | パンチ金型及び潤滑油の供給方法 |
| US9669450B2 (en) | 2009-04-15 | 2017-06-06 | Amada Company, Limited | Punch tool device and method of supplying lubricating oil |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6110279A (ja) | 薄膜電界効果トランジスタの製造方法およびその方法によつて得られるトランジスタ | |
| JPH0618215B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0272624A (ja) | パターン形成方法 | |
| JPH0444260A (ja) | 半導体装置の製造方法 | |
| CN111146330A (zh) | 一种铜膜声表面波滤波器钝化层的制备方法 | |
| JP2000352700A (ja) | 光学導波路デバイス | |
| CN118244515A (zh) | 一种相变材料光开关的加热电极结构及其制备方法 | |
| JP2001133743A (ja) | 電気光学素子およびその製造方法 | |
| JP2010122350A (ja) | 光導波路の作製方法 | |
| JPH0444259A (ja) | 半導体装置の製造方法 | |
| JP3021888B2 (ja) | 光導波路機能素子及びその製造方法 | |
| JPS59148350A (ja) | 半導体装置の製造方法 | |
| JPS60182134A (ja) | パタ−ン形成方法 | |
| JPS5943549A (ja) | アルミニウム配線層の形成方法 | |
| JPH0643412A (ja) | 光制御デバイスの製造方法 | |
| JPS6223117A (ja) | 酸化膜の選択形成方法 | |
| JP2000258736A (ja) | 石英系光スイッチ | |
| JP2623633B2 (ja) | 半導体装置の製造方法 | |
| JPH0262052A (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JPS583232A (ja) | パタ−ン形成方法 | |
| JPS58115835A (ja) | 半導体装置の埋込配線形成方法 | |
| JPS62219961A (ja) | 薄膜型ｍｏｓ構造半導体装置の製造法 | |
| JPH0758329A (ja) | 半導体装置及びその製造方法 | |
| JPH0145218B2 (ja) | ||
| JPH03133129A (ja) | 半導体装置の製造方法 |