JPH0247773A - 図形処理方法 - Google Patents
図形処理方法Info
- Publication number
- JPH0247773A JPH0247773A JP63198203A JP19820388A JPH0247773A JP H0247773 A JPH0247773 A JP H0247773A JP 63198203 A JP63198203 A JP 63198203A JP 19820388 A JP19820388 A JP 19820388A JP H0247773 A JPH0247773 A JP H0247773A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- data
- cells
- graphic data
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は集積回路の図形データのデータ検証時の図形処
理方法に関するものである。
理方法に関するものである。
従来の技術
従来、くり返しセルを有する集積回路の図形データに対
する幾河学的ルールチエツクや電気的ルールチエツクや
接続照合などのデータ検証処理は集積回路の全図形デー
タに対しておこなわれていた。
する幾河学的ルールチエツクや電気的ルールチエツクや
接続照合などのデータ検証処理は集積回路の全図形デー
タに対しておこなわれていた。
発明が解決しようとする課題
しかしながら、上記のようなデータ検証処理を集積回路
の全図形データに対しておこなうという方法を、最近の
非常に高集積化された集積回路の図形データに対して適
用すると、データ検証処理時に必要なメモリ容量が非常
に膨大となり、最悪の場合にはメモリ容量不足によりデ
ータ検証処理が中断してしまうという問題点があった。
の全図形データに対しておこなうという方法を、最近の
非常に高集積化された集積回路の図形データに対して適
用すると、データ検証処理時に必要なメモリ容量が非常
に膨大となり、最悪の場合にはメモリ容量不足によりデ
ータ検証処理が中断してしまうという問題点があった。
また、仮にメモリ容量が十分にあり、データ検証処理が
可能であるとしても、そのデータ検証処理時間が非常に
膨大なものとなってしまうという問題点があった。
可能であるとしても、そのデータ検証処理時間が非常に
膨大なものとなってしまうという問題点があった。
本発明はこのような問題点を解消し、高集積化された集
積回路全体の図形データのデータ検証処理におけるメモ
リ使用量の軽減とその処理時間の短縮を可能とすること
を目的とする。
積回路全体の図形データのデータ検証処理におけるメモ
リ使用量の軽減とその処理時間の短縮を可能とすること
を目的とする。
課題を解決するための手段
本発明は、集積回路の図形データ中の、くり返し使用さ
れているセルについて１個のセルを残して他のセルを除
去してデータ圧縮をおこなった図形データに対してデー
タ検証処理をおこなうことを特徴とする図形処理方法で
ある。
れているセルについて１個のセルを残して他のセルを除
去してデータ圧縮をおこなった図形データに対してデー
タ検証処理をおこなうことを特徴とする図形処理方法で
ある。
作用
本発明の図形処理方法は集積回路の図形データ中の、く
り返し使用されているセルについて１個のセルを残して
他のセルを除去してデータ圧縮をおこなった図形データ
に対してデータ検証処理をおこなうことにより、データ
検証処理時に必要となるメモリ容量を減少することとそ
のデータ検証処理時間を短縮することができる。
り返し使用されているセルについて１個のセルを残して
他のセルを除去してデータ圧縮をおこなった図形データ
に対してデータ検証処理をおこなうことにより、データ
検証処理時に必要となるメモリ容量を減少することとそ
のデータ検証処理時間を短縮することができる。
実施例
第１図（ａ）と第１図（ｂ）と第１図（Ｃ）に本発明の
一実施例を示す。
一実施例を示す。
第１図（ａ）と第１図（ｂ）と第１図（Ｃ）のｌＯはセ
ルＡ。
ルＡ。
１２はセルＢ、１４はセルＣ２１６はセルＤ、１８はセ
ルＥ、２０はセルＦ、２２はセルＧ、２４はセルＨ１２
６はセルＩ、３０はセルｂ、３２はセルｄ、３４はセル
ｅ、３６はセルｆ、３８はセルｈである。
ルＥ、２０はセルＦ、２２はセルＧ、２４はセルＨ１２
６はセルＩ、３０はセルｂ、３２はセルｄ、３４はセル
ｅ、３６はセルｆ、３８はセルｈである。
第１図（ａ）に示すように、集積回路の全図形データが
１個のセルＡ１０．セルＣ１４，セルＧ２２゜セル１２
６と、複数個（り返し並べられたセルＢ１２、セルＤ１
６．セルＥ１８．セルＦ２０．セルＨ２４により構成さ
れている。この集積回路の全図形データの幾何学的ルー
ルチエツクをおこなう際に、複数個（り返し並べられた
セルＢ１２゜セルＤ１６．セルＥ１８．セルＦ２０．セ
ルＨ２４の各セルについて、１個のセルのみを残して他
を除去する。しかるのちに除去した部分のデータ圧縮を
おこない第１図（ｂ）に示すような図形データを構成し
、この図形データに対して幾何学的ルールチエツクをお
こなう。
１個のセルＡ１０．セルＣ１４，セルＧ２２゜セル１２
６と、複数個（り返し並べられたセルＢ１２、セルＤ１
６．セルＥ１８．セルＦ２０．セルＨ２４により構成さ
れている。この集積回路の全図形データの幾何学的ルー
ルチエツクをおこなう際に、複数個（り返し並べられた
セルＢ１２゜セルＤ１６．セルＥ１８．セルＦ２０．セ
ルＨ２４の各セルについて、１個のセルのみを残して他
を除去する。しかるのちに除去した部分のデータ圧縮を
おこない第１図（ｂ）に示すような図形データを構成し
、この図形データに対して幾何学的ルールチエツクをお
こなう。
上記のようにすべての種類のセルについて１セルだけ残
して再度構成した図形データに対して幾何学的ルールチ
エツクをおこなったのでは同一種類のセル間での幾何学
的ルールチエツクが不十分な場合がある。このような場
合は第１図（Ｃ）に示すように、２つのセルｂ３０でセ
ルＢ１２を、２つ、のセルｄ３２でセルＤ１４を、４つ
のセルｅ３４でセルＥ１８を、２つのセルｆ３６でセル
Ｆ２０を、２つのセルｈ３８でセルＨ２４を構成すれば
各同一種類のセル間での幾何学的ルールチエツクを完全
におこなうことができる。
して再度構成した図形データに対して幾何学的ルールチ
エツクをおこなったのでは同一種類のセル間での幾何学
的ルールチエツクが不十分な場合がある。このような場
合は第１図（Ｃ）に示すように、２つのセルｂ３０でセ
ルＢ１２を、２つ、のセルｄ３２でセルＤ１４を、４つ
のセルｅ３４でセルＥ１８を、２つのセルｆ３６でセル
Ｆ２０を、２つのセルｈ３８でセルＨ２４を構成すれば
各同一種類のセル間での幾何学的ルールチエツクを完全
におこなうことができる。
以上のような本実施例の図形処理方法をおこなうと、複
数個くり返し並べられたセルについては１個のみとなる
ため、それだけ幾何学的ルールチエツクの際のデータ量
を軽減することができる。従って、この集積回路に対す
る幾何学的ルールチエツクにおいて必要となるメモリ容
量をかなり減少することと、その処理時間を短縮するこ
とができる。
数個くり返し並べられたセルについては１個のみとなる
ため、それだけ幾何学的ルールチエツクの際のデータ量
を軽減することができる。従って、この集積回路に対す
る幾何学的ルールチエツクにおいて必要となるメモリ容
量をかなり減少することと、その処理時間を短縮するこ
とができる。
発明の詳細
な説明したように、本発明によれば、集積回路の図形デ
ータ中の、（り返し使用されているセルについて１個の
セルを残して他のセルを除去してデータ圧縮をおこなっ
た図形データに対してデータ検証処理をおこなうことに
より、データ検証処理時に必要となるメモリ容量を減少
することとそのデータ検証処理時間を短縮することがで
き、その実用的効果は極めて大きいものである。
ータ中の、（り返し使用されているセルについて１個の
セルを残して他のセルを除去してデータ圧縮をおこなっ
た図形データに対してデータ検証処理をおこなうことに
より、データ検証処理時に必要となるメモリ容量を減少
することとそのデータ検証処理時間を短縮することがで
き、その実用的効果は極めて大きいものである。
第１図は本発明の一実施例の図形処理方法を説明するた
めの集積回路図形データのレイアウト図である。 １０・・・・・・セルＡ、１２・・・・・・セルＢ、１
４・・・・・・セルＣ１１６・・・・・・セルＤ、１８
・旧・・セルＥ、２０・・・・・・セルＦ、１２・・・
・・・セルＧ、２４・・・・・・セルＨ１２６・・・・
・・セルＩ、３０・・・・・・セルｂ、３２・・・・・
・セルｄ、３４・・・・・・セルｅ、３６・・・・・・
セルｆ、３８・・・・・・セルｈ０
めの集積回路図形データのレイアウト図である。 １０・・・・・・セルＡ、１２・・・・・・セルＢ、１
４・・・・・・セルＣ１１６・・・・・・セルＤ、１８
・旧・・セルＥ、２０・・・・・・セルＦ、１２・・・
・・・セルＧ、２４・・・・・・セルＨ１２６・・・・
・・セルＩ、３０・・・・・・セルｂ、３２・・・・・
・セルｄ、３４・・・・・・セルｅ、３６・・・・・・
セルｆ、３８・・・・・・セルｈ０
Claims (1)
- 集積回路の図形データ中の、くり返し使用されているセ
ルについて、１個のセルを残して他のセルを除去してデ
ータ圧縮をおこなった図形データに対してデータ検証処
理をおこなうことを特徴とする図形処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63198203A JPH0247773A (ja) | 1988-08-09 | 1988-08-09 | 図形処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63198203A JPH0247773A (ja) | 1988-08-09 | 1988-08-09 | 図形処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0247773A true JPH0247773A (ja) | 1990-02-16 |
Family
ID=16387198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63198203A Pending JPH0247773A (ja) | 1988-08-09 | 1988-08-09 | 図形処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0247773A (ja) |
-
1988
- 1988-08-09 JP JP63198203A patent/JPH0247773A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3750674T2 (de) | Halbleiterintegrierte Schaltung mit Prüffunktion. | |
| DE69615187T2 (de) | Parallele prüfung eines cpu-cachespeichers sowie befehlseinheit | |
| DE60128014T2 (de) | Intelligenter Prüfadapter | |
| DE1538604B2 (de) | Verfahren zum realisieren einer elektrischen integrierten schaltung | |
| US4639915A (en) | High speed redundancy processor | |
| JPH0247773A (ja) | 図形処理方法 | |
| DE10342312A1 (de) | Halbleiterwafertestsystem | |
| JPS63129466A (ja) | 回路接続検査装置 | |
| JPS63291434A (ja) | 半導体集積回路の配線方法 | |
| JPH06204437A (ja) | フロアプランナ及びフロアプラン方法 | |
| JPH01260581A (ja) | 図形処理方法 | |
| JP2656840B2 (ja) | チャネル配線装置 | |
| JPH02235356A (ja) | 半導体装置 | |
| JP2792327B2 (ja) | 半導体集積回路装置 | |
| JPH0362245A (ja) | 半導体集積回路 | |
| JP2851078B2 (ja) | 半導体集積回路の製造方法 | |
| JPH04172564A (ja) | レイアウトパターン検証方法 | |
| JP2786017B2 (ja) | 半導体集積回路の製造方法 | |
| DE19603327A1 (de) | Entwurfsverfahren für integrierte Halbleiterschaltungen | |
| JP2536640B2 (ja) | 配線処理方式 | |
| JPS63260147A (ja) | パタ−ン検証方法 | |
| JPS63187647A (ja) | マスタ−スライス方式の半導体集積回路 | |
| JP2995906B2 (ja) | プリント配線板配置処理装置 | |
| JPH034372A (ja) | Ｌｓｉ機能セルのレイアウト装置 | |
| JPH0645417A (ja) | ウェーハプローバ |