JPS63260147A - パタ−ン検証方法 - Google Patents
パタ−ン検証方法Info
- Publication number
- JPS63260147A JPS63260147A JP62094413A JP9441387A JPS63260147A JP S63260147 A JPS63260147 A JP S63260147A JP 62094413 A JP62094413 A JP 62094413A JP 9441387 A JP9441387 A JP 9441387A JP S63260147 A JPS63260147 A JP S63260147A
- Authority
- JP
- Japan
- Prior art keywords
- verification
- design data
- region
- regular
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体ウェーハもしくはマスク基板上に形成
された集積回路パターンの検証方法に関する。
された集積回路パターンの検証方法に関する。
従来、との稽の集積回路パターンの検証方法は、第４図
に示す、基板４２上に形成された集積回路パターン４１
に対して、第３図に示すようにその全領域に対応した配
列をもつ検証用設計データ３１を用い、各小領域（Ａ、
Ｍとして示す）ごとに逐次照合して集積回路の１チップ
分のパターン検証を行なうものであった。
に示す、基板４２上に形成された集積回路パターン４１
に対して、第３図に示すようにその全領域に対応した配
列をもつ検証用設計データ３１を用い、各小領域（Ａ、
Ｍとして示す）ごとに逐次照合して集積回路の１チップ
分のパターン検証を行なうものであった。
前述した従来のパターン検証方法には、検証用設計デー
タのデータ量が極めて膨大になる欠点がある。近年の集
積回路は数千刃側の素子を１チツプ上に集積しており、
これらのパターンの設計データの量はギガバイトの領域
にも及ぶ膨大なものになっている。したがって集積回路
１チップ分の領域に相当する検証用設計、データも同程
度の量になシ、データの作成、計算機への入出力、パタ
ーン検証などに非常に長時間を要し、生産性が極めて悪
い。
タのデータ量が極めて膨大になる欠点がある。近年の集
積回路は数千刃側の素子を１チツプ上に集積しており、
これらのパターンの設計データの量はギガバイトの領域
にも及ぶ膨大なものになっている。したがって集積回路
１チップ分の領域に相当する検証用設計、データも同程
度の量になシ、データの作成、計算機への入出力、パタ
ーン検証などに非常に長時間を要し、生産性が極めて悪
い。
本発明の目的は、集積回路１チップ分のパターン設計デ
ータに比べて検証用設計データの量を少なくすることの
できる新規なパターン検証方法を提供することにある。
ータに比べて検証用設計データの量を少なくすることの
できる新規なパターン検証方法を提供することにある。
本発明の検証方法は、集積回路パターン内に単位領域が
連続的に配列してなる規則的な部分領域（規則領域）を
選択し、前記単位領域の検証用設計データ、もしくは前
記単位領域の検証用設計データによって検証した１０単
位領域の形成パターンを、前記規則領域の形成パターン
の各単位領域の照合に繰返し利用するようにしたもので
ある。
連続的に配列してなる規則的な部分領域（規則領域）を
選択し、前記単位領域の検証用設計データ、もしくは前
記単位領域の検証用設計データによって検証した１０単
位領域の形成パターンを、前記規則領域の形成パターン
の各単位領域の照合に繰返し利用するようにしたもので
ある。
集積回路パターンは、通常１チツプ内には単位領域の配
列からなる規則領域と、そうでなく不規則な配列をなす
不規則領域とがある。本発明では不規則領域については
、同一の配列を有する検証用設計データを用いるが、規
則領域についてはその繰返しの単位領域に対応する検証
用設計データだけを用意し、これを繰返して照合に利用
する。
列からなる規則領域と、そうでなく不規則な配列をなす
不規則領域とがある。本発明では不規則領域については
、同一の配列を有する検証用設計データを用いるが、規
則領域についてはその繰返しの単位領域に対応する検証
用設計データだけを用意し、これを繰返して照合に利用
する。
以下、図面を参照して、本発明の一実施例につき説明す
る。第１図は、本発明の一実施例である検証用設計デー
タである。第２図はマスク基板２１上に形成された集積
回路パターン２２を示す。図にみるように、同一パター
ンの繰返しからなる規則領域あと、不規則領域器とから
なっている。これに対応して、第１図の検証用設計デー
タは、集積回路パターンｎの不規則領域るに対応する検
証用設計データ１１と、規則領域列の最小繰返し単位領
域に対応する検証用設計データ１２とを独立に用意して
おく。検証用設計データ１１は配列まで同一とするもの
である。
る。第１図は、本発明の一実施例である検証用設計デー
タである。第２図はマスク基板２１上に形成された集積
回路パターン２２を示す。図にみるように、同一パター
ンの繰返しからなる規則領域あと、不規則領域器とから
なっている。これに対応して、第１図の検証用設計デー
タは、集積回路パターンｎの不規則領域るに対応する検
証用設計データ１１と、規則領域列の最小繰返し単位領
域に対応する検証用設計データ１２とを独立に用意して
おく。検証用設計データ１１は配列まで同一とするもの
である。
集積回路パターンρの検証を実施する際は、先ず被検証
領域として、不規則領域２３ヲ選択し、検証用設計デー
タ１１とを照合し、次に、規則領域列中の各最小繰返し
単位領域ごとに、前記の検証用設計データ１２ヲ繰返し
利用して照合する。
領域として、不規則領域２３ヲ選択し、検証用設計デー
タ１１とを照合し、次に、規則領域列中の各最小繰返し
単位領域ごとに、前記の検証用設計データ１２ヲ繰返し
利用して照合する。
前記実施例では、規則領域スのすべてを検証用設計デー
タ化と照合しているが、別の例につき説明する。この例
では、第２図の集積回路パターンρの規則領域列のうち
の一定の単位領域２５を、検証用設計データｎで照合検
証してから、この検証済みの形成された単位領域δのパ
ターンを利用して他の同等の形成された単位領域を検証
するのに用いる。
タ化と照合しているが、別の例につき説明する。この例
では、第２図の集積回路パターンρの規則領域列のうち
の一定の単位領域２５を、検証用設計データｎで照合検
証してから、この検証済みの形成された単位領域δのパ
ターンを利用して他の同等の形成された単位領域を検証
するのに用いる。
以上説明したように、本発明では、集積回路パターンの
うち、部分的にパターンの繰返しになっている規則領域
を選択し、この領域の検証は、繰返しの単位となる領域
についての設計データを検証用設計データに用いる。す
なわち規則領域の全体についての設計データは検証に用
いないで、上記単位領域の検証用設計デーータを繰返し
、検証用に用いることで規則領域の検証を行なう。その
ため、検証用設計データのデータ量は規則領域の割合が
大きくなる程、従来方法に比べて減少できることになる
。１７５〜１／７程度になることが通常であって、デー
タ作成。
うち、部分的にパターンの繰返しになっている規則領域
を選択し、この領域の検証は、繰返しの単位となる領域
についての設計データを検証用設計データに用いる。す
なわち規則領域の全体についての設計データは検証に用
いないで、上記単位領域の検証用設計デーータを繰返し
、検証用に用いることで規則領域の検証を行なう。その
ため、検証用設計データのデータ量は規則領域の割合が
大きくなる程、従来方法に比べて減少できることになる
。１７５〜１／７程度になることが通常であって、デー
タ作成。
計算機へのデータ人出力、パターン検証等に費やす時間
を大幅に短縮できる。
を大幅に短縮できる。
なお、規則領域の検証に用いる検証用設計データは、最
小繰返し単位領域であれば最も時間節約になるが、事情
によっては、ある程度大きい単位領域でもよい。また設
計データで検証した、単位領域の形成パターンを照合用
に用いるようにすることもできる。
小繰返し単位領域であれば最も時間節約になるが、事情
によっては、ある程度大きい単位領域でもよい。また設
計データで検証した、単位領域の形成パターンを照合用
に用いるようにすることもできる。
第１図は、本発明の一実施例の検証用設計データ、第２
図はマスク基板上に形成された集積回路パターン、第３
図、第４図は従来例による検証用設計データ、集積回路
パターンである。 １１・・・（不規則領域）検証用設計データ、稔・・・
（規則領域）検証用設計データ、２１・・・マスク基板
、 ｎ・・・集積回路パターン、 る・・・不規則領域、 冴・・・規則領域、５・・・
単位領域。 第１図 （ａ） 第２図 第３図 第４因
図はマスク基板上に形成された集積回路パターン、第３
図、第４図は従来例による検証用設計データ、集積回路
パターンである。 １１・・・（不規則領域）検証用設計データ、稔・・・
（規則領域）検証用設計データ、２１・・・マスク基板
、 ｎ・・・集積回路パターン、 る・・・不規則領域、 冴・・・規則領域、５・・・
単位領域。 第１図 （ａ） 第２図 第３図 第４因
Claims (1)
- 【特許請求の範囲】 半導体ウェーハもしくはマスク基板上に形成された集積
回路パターンを、該集積回路パターンの検証用設計デー
タと照合することによりパターン検証を行なう方法にお
いて、 集積回路パターン内に単位領域が連続的に配列してなる
規則的な部分領域（規則領域）を選択し、前記単位領域
の検証用設計データ、もしくは前記単位領域の検証用設
計データによつて検証した１の単位領域の形成パターン
を、前記規則領域の形成パターンの各単位領域の照合に
繰返し利用することを特徴とするパターン検証方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62094413A JPS63260147A (ja) | 1987-04-17 | 1987-04-17 | パタ−ン検証方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62094413A JPS63260147A (ja) | 1987-04-17 | 1987-04-17 | パタ−ン検証方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63260147A true JPS63260147A (ja) | 1988-10-27 |
Family
ID=14109554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62094413A Pending JPS63260147A (ja) | 1987-04-17 | 1987-04-17 | パタ−ン検証方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63260147A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08339074A (ja) * | 1995-03-22 | 1996-12-24 | Hyundai Electron Ind Co Ltd | 露光マスクの製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57207335A (en) * | 1981-06-15 | 1982-12-20 | Fujitsu Ltd | Pattern checking system |
-
1987
- 1987-04-17 JP JP62094413A patent/JPS63260147A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57207335A (en) * | 1981-06-15 | 1982-12-20 | Fujitsu Ltd | Pattern checking system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08339074A (ja) * | 1995-03-22 | 1996-12-24 | Hyundai Electron Ind Co Ltd | 露光マスクの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1281933A (en) | Improvements in and relating to the manufacture of integrated circuit devices | |
| GB1445914A (en) | Apparatus for producing graphical data descriptive of an integrated circuit design | |
| GB1255421A (en) | Method of producing one or more integrated semiconductor circuits | |
| JPS63260147A (ja) | パタ−ン検証方法 | |
| US7370303B2 (en) | Method for determining the arrangement of contact areas on the active top side of a semiconductor chip | |
| JPH06162139A (ja) | レイアウト検証システム | |
| JPH10256255A (ja) | 半導体集積回路装置のパターン発生方法 | |
| JPS6231501B2 (ja) | ||
| JP2666733B2 (ja) | 高速図形処理装置 | |
| JP2009135134A (ja) | 半導体集積回路設計方法 | |
| JPH0318052A (ja) | 半導体抵抗形成方法 | |
| JP2839574B2 (ja) | 不定値を含む論理回路の照合方式 | |
| JPH04350964A (ja) | レイアウト処理方法 | |
| JP2851078B2 (ja) | 半導体集積回路の製造方法 | |
| JPH05341011A (ja) | テスト生成方法 | |
| JPH0470975A (ja) | 集積回路設計装置および方法 | |
| JPH03278274A (ja) | 配線基板の配線順序決定方式及び配線方式 | |
| JPS5922320B2 (ja) | 記憶装置 | |
| JPH02105259A (ja) | パターン露光装置用データ作成方法 | |
| JPS63291434A (ja) | 半導体集積回路の配線方法 | |
| JPH0669336A (ja) | 半導体集積回路のレイアウトチェック方法 | |
| JPH02266546A (ja) | 集積回路装置における集積回路素子の配置方法 | |
| JPH05251559A (ja) | レイアウトエディタ | |
| JPS63273171A (ja) | 回路設計支援装置 | |
| JPH04342156A (ja) | Ｃａｄによるセル行長さ合わせ方法 |