JPH01260581A - 図形処理方法 - Google Patents
図形処理方法Info
- Publication number
- JPH01260581A JPH01260581A JP63089820A JP8982088A JPH01260581A JP H01260581 A JPH01260581 A JP H01260581A JP 63089820 A JP63089820 A JP 63089820A JP 8982088 A JP8982088 A JP 8982088A JP H01260581 A JPH01260581 A JP H01260581A
- Authority
- JP
- Japan
- Prior art keywords
- block
- data
- graphic data
- circuit
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は集積回路の図形データのデータ検証時の図形処
理方法に関するものである。
理方法に関するものである。
従来の技術
従来、複数の回路ブロックとブロック間配線により構成
される集積回路の図形データに対する幾何学的ルールチ
エツクや電気的ルールチエツクなどのデータ検証処理は
、各ブロックのすべての図形データとブロック間配線図
形データとを合わせた集積回路の全図形データに対して
おこなわれていた。
される集積回路の図形データに対する幾何学的ルールチ
エツクや電気的ルールチエツクなどのデータ検証処理は
、各ブロックのすべての図形データとブロック間配線図
形データとを合わせた集積回路の全図形データに対して
おこなわれていた。
発明が解決しようとする課題
しかしながら、上記のようなデータ検証処理を集積回路
の全図形データに対しておこなうという方法を、最近の
非常に高集積化された集積回路の図形データに対して適
用すると、データ検証処理時に必要なメモリ容量が非常
に膨大となり、最悪の場合にはメモリ容量不足によりデ
ータ検証処理が中断してしまうという問題点があった。
の全図形データに対しておこなうという方法を、最近の
非常に高集積化された集積回路の図形データに対して適
用すると、データ検証処理時に必要なメモリ容量が非常
に膨大となり、最悪の場合にはメモリ容量不足によりデ
ータ検証処理が中断してしまうという問題点があった。
また、この問題点を改善するために、各ブロックの図形
データとブロック間配線図形データのそれぞれに対して
データ検証処理をおこなうという方法があるが、この方
法では各ブロックとブロック間配線の境界部分のデータ
検証ができないという問題点があった。
データとブロック間配線図形データのそれぞれに対して
データ検証処理をおこなうという方法があるが、この方
法では各ブロックとブロック間配線の境界部分のデータ
検証ができないという問題点があった。
本発明はこのような問題点を解消し、高集積化された集
積回路全体の図形データのデータ検証処理におけるメモ
リ使用量の軽減と各ブロックとブＤツク間配線の境界部
分のデータ検証を可能上することを目的とする。
積回路全体の図形データのデータ検証処理におけるメモ
リ使用量の軽減と各ブロックとブＤツク間配線の境界部
分のデータ検証を可能上することを目的とする。
課題を解決するための手段
本発明は複数の回路のブロックとブロック間配線により
構成される集積回路の図形データの少なくとも１個のブ
ロックを、ブロック外周近傍の図形データのみて置換し
、この置換された図形データを含む集積回路の図形デー
タに対してデータ検証処理をおこなうことを特徴とする
図形処理方法である。
構成される集積回路の図形データの少なくとも１個のブ
ロックを、ブロック外周近傍の図形データのみて置換し
、この置換された図形データを含む集積回路の図形デー
タに対してデータ検証処理をおこなうことを特徴とする
図形処理方法である。
作用
本発明の図形処理方法は複数の回路のブ１コックとブロ
ック間配線により構成される集積回路の図形データの少
なくとも１個のブロックを、ブロック外周近傍の図形デ
ータのみで置換し、この置換された図形データを含む集
積回路の図形データに対してデータ検証処理をおこなう
ことにより、データ検証処理時のデータ量を減少するこ
ととなり、データ検証処理時に必要となるメモリ容量を
減少することと各ブ１コックとブロック間配線の境界部
分のデータ検証をおこな・うことができる。
ック間配線により構成される集積回路の図形データの少
なくとも１個のブロックを、ブロック外周近傍の図形デ
ータのみで置換し、この置換された図形データを含む集
積回路の図形データに対してデータ検証処理をおこなう
ことにより、データ検証処理時のデータ量を減少するこ
ととなり、データ検証処理時に必要となるメモリ容量を
減少することと各ブ１コックとブロック間配線の境界部
分のデータ検証をおこな・うことができる。
実施例
第１図（ａ）と第１図（ｂ）に本発明の−・実施例を示
す。第１図（ａ）の１０は検証ずへき集積回路の全図形
データ、］２は回路ブロックＡ、１４は回路ブ１’Ｊツ
クＢ、１６は回路ブＩ］ツクＣ１１８は回路ブロックＤ
、２０は回路ブロックＥ、２２は回路ブロックＦである
。第１図（ｂ）の３２は回路ブロックＡ １．２のブロ
ック外周より一定幅内側の外周近傍の領域内の図形デー
タのみのブロックＡ’、３４は回路ブロックＢ ］、
４のブロック外周より一定幅内側の外周近傍の領域内の
図形データのみのブロック＋３’、３６は回路ブロック
Ｃ１，６のブロック外周より一定幅内側の外周近傍の領
域内の図形データのみのブロックＣ’、３８は回路フ゛
ＬＪツク１）１８のブロック外周より一定幅内側の外周
近傍の領域内の図形データのみのブ「］ツクｌ’）’、
４０は回路ブロックＥ２０のブロック外周より一定幅内
側の外周近傍の領域内の図形データのみのブロックＥ’
、４２は回路ブロックＦ２２のブＤ ツク外周より−・
定幅内側の外周近傍の領域内の図形データのみのブロッ
クＦ てあり、３０は集積回路の全図形データ１０にお
いて、ブロックＡ １２をブロックＡ′３２て、ブロッ
クＢ 」−４をブロックＢ′３４で、ブロックＣ１６を
ブロックＣ′３６て、ブロックＤ−１８をブロックＤ′
３８て、ブロックＥ２０をブロックＥ’４０で、ブロッ
クＦ２２をブロックＦ′４２てそれぞれ置換した置換後
の集積回路の図形データである。
す。第１図（ａ）の１０は検証ずへき集積回路の全図形
データ、］２は回路ブロックＡ、１４は回路ブ１’Ｊツ
クＢ、１６は回路ブＩ］ツクＣ１１８は回路ブロックＤ
、２０は回路ブロックＥ、２２は回路ブロックＦである
。第１図（ｂ）の３２は回路ブロックＡ １．２のブロ
ック外周より一定幅内側の外周近傍の領域内の図形デー
タのみのブロックＡ’、３４は回路ブロックＢ ］、
４のブロック外周より一定幅内側の外周近傍の領域内の
図形データのみのブロック＋３’、３６は回路ブロック
Ｃ１，６のブロック外周より一定幅内側の外周近傍の領
域内の図形データのみのブロックＣ’、３８は回路フ゛
ＬＪツク１）１８のブロック外周より一定幅内側の外周
近傍の領域内の図形データのみのブ「］ツクｌ’）’、
４０は回路ブロックＥ２０のブロック外周より一定幅内
側の外周近傍の領域内の図形データのみのブロックＥ’
、４２は回路ブロックＦ２２のブＤ ツク外周より−・
定幅内側の外周近傍の領域内の図形データのみのブロッ
クＦ てあり、３０は集積回路の全図形データ１０にお
いて、ブロックＡ １２をブロックＡ′３２て、ブロッ
クＢ 」−４をブロックＢ′３４で、ブロックＣ１６を
ブロックＣ′３６て、ブロックＤ−１８をブロックＤ′
３８て、ブロックＥ２０をブロックＥ’４０で、ブロッ
クＦ２２をブロックＦ′４２てそれぞれ置換した置換後
の集積回路の図形データである。
第１図（ａ）の集積回路の全図形データ１０に対して幾
何学的ルールチエツクをおこなう際に、まず、回路プロ
ツクＡ１２４回路ブロックＢ１４゜回路フ゛ロックＣ１
６５回路フ゛ロックＤ１８２回路ブロックＥ２０．回路
ブロックＦ２２の各回路ブロックそれぞれに対し幾何学
的チエツクをおこなう。しかるのちに、第１図（ｂ）に
示す置換後の集積回路の図形データ３０に対して幾何学
的ルールチエツクをおこなう。
何学的ルールチエツクをおこなう際に、まず、回路プロ
ツクＡ１２４回路ブロックＢ１４゜回路フ゛ロックＣ１
６５回路フ゛ロックＤ１８２回路ブロックＥ２０．回路
ブロックＦ２２の各回路ブロックそれぞれに対し幾何学
的チエツクをおこなう。しかるのちに、第１図（ｂ）に
示す置換後の集積回路の図形データ３０に対して幾何学
的ルールチエツクをおこなう。
以上のような本実施例の図形処理方法をおこなうと、集
積回路の全図形データ１０に対して幾何学的ルールチエ
ツクをおこなう際の最大のデータ量は、回路プロツクＡ
１２２回路ブロックＢ１４゜回路ブロックＣ１６５回路
ブロックＤ１８２回路ブロックＥ２０２回路ブロックＦ
２２、置換後の集積回路の図形データ３０のうちの最も
大きなもの七なる。しかしながら、この最大のデータ量
は、集積回路の全図形データ１０のデータ量と比較する
と通常１相思」ニルさい。従って、この集積回路の全図
形データ１０に対する幾何学的ルールチエツクにおいて
必要となるメモリ容量をかなり減少することができ、し
かも各回路ブロックとブロック間配線の境界部分のデー
タ検証もおこなうことができる。
積回路の全図形データ１０に対して幾何学的ルールチエ
ツクをおこなう際の最大のデータ量は、回路プロツクＡ
１２２回路ブロックＢ１４゜回路ブロックＣ１６５回路
ブロックＤ１８２回路ブロックＥ２０２回路ブロックＦ
２２、置換後の集積回路の図形データ３０のうちの最も
大きなもの七なる。しかしながら、この最大のデータ量
は、集積回路の全図形データ１０のデータ量と比較する
と通常１相思」ニルさい。従って、この集積回路の全図
形データ１０に対する幾何学的ルールチエツクにおいて
必要となるメモリ容量をかなり減少することができ、し
かも各回路ブロックとブロック間配線の境界部分のデー
タ検証もおこなうことができる。
発明の詳細
な説明したように、本発明によれば、複数の回路のブロ
ックとブロック間配線により構成される集積回路の図形
データの少なくとも１個のブロックを、ブロック外周近
傍の図形データのみて置換し、この置換された図形デー
タを含む集積回路の図形データに対してデータ検証処理
をおこなうことにより、データ検証時のデータ量を減少
することとなり、データ検証処理時に必要となるメモリ
容量を大幅に減少することと各ブロックとブロック間配
線の境界部分のデータ検証をおこなうことができ、その
実用的効果は極めて大きいものである。
ックとブロック間配線により構成される集積回路の図形
データの少なくとも１個のブロックを、ブロック外周近
傍の図形データのみて置換し、この置換された図形デー
タを含む集積回路の図形データに対してデータ検証処理
をおこなうことにより、データ検証時のデータ量を減少
することとなり、データ検証処理時に必要となるメモリ
容量を大幅に減少することと各ブロックとブロック間配
線の境界部分のデータ検証をおこなうことができ、その
実用的効果は極めて大きいものである。
第１図は本発明の一実施例の図形処理方法を説明するた
めのマスクパターン図である。
めのマスクパターン図である。
Claims (1)
- 複数の回路のブロックと、前記ブロック間の配線によ
り構成される集積回路の図形データの少なくとも１個の
ブロックを、ブロック内の外周近傍の図形データのみで
置換し、前記置換された図形データを含む前記集積回路
の図形データに対してデータ検証処理をおこなうことを
特徴とする図形処理方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63089820A JPH0827809B2 (ja) | 1988-04-12 | 1988-04-12 | 図形処理方法 |
| US07/810,353 US5249134A (en) | 1988-04-12 | 1991-12-18 | Method of layout processing including layout data verification |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63089820A JPH0827809B2 (ja) | 1988-04-12 | 1988-04-12 | 図形処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01260581A true JPH01260581A (ja) | 1989-10-17 |
| JPH0827809B2 JPH0827809B2 (ja) | 1996-03-21 |
Family
ID=13981389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63089820A Expired - Fee Related JPH0827809B2 (ja) | 1988-04-12 | 1988-04-12 | 図形処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0827809B2 (ja) |
-
1988
- 1988-04-12 JP JP63089820A patent/JPH0827809B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0827809B2 (ja) | 1996-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5923563A (en) | Variable density fill shape generation | |
| JPH02115979A (ja) | 半導体集積回路装置のマスクパターンのコンパクション処理方法 | |
| US5249134A (en) | Method of layout processing including layout data verification | |
| US6321173B1 (en) | System and method for efficient verification of functional equivalence between design models | |
| JPH01260581A (ja) | 図形処理方法 | |
| JP3486231B2 (ja) | 多ビット試験パターン発生器 | |
| JPH09319788A (ja) | ネットワークによる並列処理システム | |
| CN120181014B (zh) | 一种物理设计方法、装置、服务器及存储介质 | |
| JPH08235232A (ja) | レイアウトの検証方法およびその装置 | |
| JP3064925B2 (ja) | レイアウト方法 | |
| CN118780236B (zh) | 集成电路的线网主干布线装置方法、装置及相关设备 | |
| JPS5922160A (ja) | 図形処理方法 | |
| JP2666733B2 (ja) | 高速図形処理装置 | |
| JPS61208845A (ja) | 階層的配置処理方式 | |
| JPH03144768A (ja) | プリント板ｃａｄシステム | |
| JPH0247773A (ja) | 図形処理方法 | |
| JPH01291378A (ja) | 半導体集積回路のマスクパターンデータのコンパクション装置 | |
| JP2536640B2 (ja) | 配線処理方式 | |
| JPH0862820A (ja) | 露光データ生成方法 | |
| EP1033029A2 (en) | Affine transformation means and method of affine transformation | |
| JP3055106B2 (ja) | 半導体装置のセル配置方法及びセル配置装置 | |
| JPS617983A (ja) | 画像処理装置 | |
| JPS63273171A (ja) | 回路設計支援装置 | |
| JPH0424722B2 (ja) | ||
| JPH033349A (ja) | 半導体集積回路の自動配線方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |