JPH0247895B2 - - Google Patents
Info
- Publication number
- JPH0247895B2 JPH0247895B2 JP57035267A JP3526782A JPH0247895B2 JP H0247895 B2 JPH0247895 B2 JP H0247895B2 JP 57035267 A JP57035267 A JP 57035267A JP 3526782 A JP3526782 A JP 3526782A JP H0247895 B2 JPH0247895 B2 JP H0247895B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- comparator
- output
- rectifier
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
- H03K5/1536—Zero-crossing detectors
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Measurement Of Current Or Voltage (AREA)
- Inverter Devices (AREA)
- Manipulation Of Pulses (AREA)
- Rectifiers (AREA)
Description
【発明の詳細な説明】
本発明は、交番する電圧が信号発生器から発生
され、整流器回路において全波整流され、整流器
回路が１つの演算増幅器を有し、演算増幅器の反
転入力側は入力抵抗を介して信号発生器と接続さ
れ、および負帰還抵抗を介して整流器回路の出力
側と接続され、１方の極性の半波が入力抵抗およ
び負帰還抵抗を介して直接出力側に達し、逆の極
性の半波が演算増幅器および整流器を介して整流
器回路の出力側に達するように、演算増幅器の出
力側は交番する電圧の反転半波に対して順方向に
極性づけられている整流器を介して同じく整流器
回路の出力側と接続されている、交番する電圧の
所定の（振幅）値により特徴付けられるデジタル
信号発生回路装置に関する。
され、整流器回路において全波整流され、整流器
回路が１つの演算増幅器を有し、演算増幅器の反
転入力側は入力抵抗を介して信号発生器と接続さ
れ、および負帰還抵抗を介して整流器回路の出力
側と接続され、１方の極性の半波が入力抵抗およ
び負帰還抵抗を介して直接出力側に達し、逆の極
性の半波が演算増幅器および整流器を介して整流
器回路の出力側に達するように、演算増幅器の出
力側は交番する電圧の反転半波に対して順方向に
極性づけられている整流器を介して同じく整流器
回路の出力側と接続されている、交番する電圧の
所定の（振幅）値により特徴付けられるデジタル
信号発生回路装置に関する。
その種の回路装置の有利な使用分野は、例えば
インバータないしコンバータであり、その際、比
較的高い周波数で振動する、阻止変成器として、
またはシングルまたはプツシユプル形変換器とし
て構成されたインバータが全波整流された基準電
圧で変調され、インバータの出力電圧が被制御ブ
リツジ回路（極性変換器）で周期的に極性変換さ
れ所望の交番する電圧に変換される。なおインバ
ータの出力電圧の時間特性が、整流された基準信
号の時間特性に相当する。整流された基準信号で
の前述の変調、および続いて行われる周期的な極
性変換の主目的は、インバータに設けられている
変圧器を効率良く利用することである。
インバータないしコンバータであり、その際、比
較的高い周波数で振動する、阻止変成器として、
またはシングルまたはプツシユプル形変換器とし
て構成されたインバータが全波整流された基準電
圧で変調され、インバータの出力電圧が被制御ブ
リツジ回路（極性変換器）で周期的に極性変換さ
れ所望の交番する電圧に変換される。なおインバ
ータの出力電圧の時間特性が、整流された基準信
号の時間特性に相当する。整流された基準信号で
の前述の変調、および続いて行われる周期的な極
性変換の主目的は、インバータに設けられている
変圧器を効率良く利用することである。
前述の周期的な極性変換は、変調信号を得るた
めの基準信号の全波整流の反転を形成している。
それ故、この極性変換は、最初の基準信号の零点
通過の時間点に正確に行われる必要がある。
めの基準信号の全波整流の反転を形成している。
それ故、この極性変換は、最初の基準信号の零点
通過の時間点に正確に行われる必要がある。
上述の説明で前提とされている演算増幅器と整
流器（整流器は演算増幅器の出力側にもその帰還
回路にも接続されている）を用いて全波整流され
た電圧を発生する方法、手段はそれ自体公知であ
る（米国特許第3564430号明細書ならびに米国の
印刷物テクニカル・ノート第960号、1974年６月
17日、RCA、プリンストン．N.J.参照）。
流器（整流器は演算増幅器の出力側にもその帰還
回路にも接続されている）を用いて全波整流され
た電圧を発生する方法、手段はそれ自体公知であ
る（米国特許第3564430号明細書ならびに米国の
印刷物テクニカル・ノート第960号、1974年６月
17日、RCA、プリンストン．N.J.参照）。
本発明の課題は、交番する電圧の零点通過、所
定の振幅値などの識別のためにデジタル信号を発
生するための上述の形式の回路装置をできる限り
簡単に、費用をかけずに構成することにある。
定の振幅値などの識別のためにデジタル信号を発
生するための上述の形式の回路装置をできる限り
簡単に、費用をかけずに構成することにある。
この課題は、演算増幅器の出力側と整流器との
間の接続点は、比較器の１方の制御入力側に接続
され、比較器の他方の入力側には、演算増幅器の
出力電圧が電圧零と整流器の立上り電圧との間に
ある電圧範囲を通過する時、比較器の出力側の信
号レベルが切り変わるように、整流器の立上り電
圧の少なくともほぼ２分の１に相当する基準電圧
が印加されるように構成されていることにより解
決される。
間の接続点は、比較器の１方の制御入力側に接続
され、比較器の他方の入力側には、演算増幅器の
出力電圧が電圧零と整流器の立上り電圧との間に
ある電圧範囲を通過する時、比較器の出力側の信
号レベルが切り変わるように、整流器の立上り電
圧の少なくともほぼ２分の１に相当する基準電圧
が印加されるように構成されていることにより解
決される。
それ故、本発明の装置は、整流器回路に設けら
れていて、負帰還された演算増幅器として構成さ
れている比例増幅器が、限界値素子の限界値電圧
によつて与えられる、比例増幅器の出力電圧の範
囲において非常に高い微分抵抗で作動し、その結
果、この電圧範囲は非常に速く、即ち、非常に高
い微分電圧変化で通過する。この電圧上昇の変化
速度は、内部蓄積時間と容量によつて与えられる
制限が無視できる時、実際上、増幅器の全無負荷
増幅率だけ入力電圧の変化速度よりも大きい。そ
れ故、比較器の基準電圧が前述の電圧範囲の少な
くともほぼ２分の１（中間）にある時、前述の電
圧変化は、出力側に所望のデジタル信号が取り出
し可能である比較器を正確な時間で切換制御する
のに適している。基準信号がその零線を反対方向
に通過する時、電流方向に依存する限界値素子
が、その限界値電圧に達した後、再び高抵抗で導
通状態になり、増幅器の出力電圧が速く変化し、
それによりコンパレータが反対方向に切換制御さ
れる。第２の比較器が設けられ、この第２の比較
器の入力側は、第２の比較器が第１の比較器に対
してプツシユプルに制御可能であるように、第１
の比較器の入力側と接続されているようにして本
発明の有利な実施例が構成される。このような構
成により、所定の振幅値ないし交番する電圧の零
点通過の識別が正のパルスによつても負のパルス
によつても行えるという効果が得られる。
れていて、負帰還された演算増幅器として構成さ
れている比例増幅器が、限界値素子の限界値電圧
によつて与えられる、比例増幅器の出力電圧の範
囲において非常に高い微分抵抗で作動し、その結
果、この電圧範囲は非常に速く、即ち、非常に高
い微分電圧変化で通過する。この電圧上昇の変化
速度は、内部蓄積時間と容量によつて与えられる
制限が無視できる時、実際上、増幅器の全無負荷
増幅率だけ入力電圧の変化速度よりも大きい。そ
れ故、比較器の基準電圧が前述の電圧範囲の少な
くともほぼ２分の１（中間）にある時、前述の電
圧変化は、出力側に所望のデジタル信号が取り出
し可能である比較器を正確な時間で切換制御する
のに適している。基準信号がその零線を反対方向
に通過する時、電流方向に依存する限界値素子
が、その限界値電圧に達した後、再び高抵抗で導
通状態になり、増幅器の出力電圧が速く変化し、
それによりコンパレータが反対方向に切換制御さ
れる。第２の比較器が設けられ、この第２の比較
器の入力側は、第２の比較器が第１の比較器に対
してプツシユプルに制御可能であるように、第１
の比較器の入力側と接続されているようにして本
発明の有利な実施例が構成される。このような構
成により、所定の振幅値ないし交番する電圧の零
点通過の識別が正のパルスによつても負のパルス
によつても行えるという効果が得られる。
次に、本発明を図示の実施例を用いて詳細に説
明する。
明する。
第１図に示された回路は、整流器部１ならびに
比較器回路２を有している。整流器部１は、演算
増幅器Ｖ１と抵抗Ｒ１，Ｒ２，Ｒ３および整流ダ
イオードＧから構成されている。整流器部の入力
側Ｅと演算増幅器Ｖの反転入力側との間に、抵
抗Ｒ１が接続されている。抵抗２は、負帰還路を
構成している。つまり、抵抗Ｒ２は、整流器部１
の出力側Ａと演算増幅器Ｖ１の反転入力側との間
に接続されている。抵抗Ｒ３は、更に、出力端子
Ａと、基準電位に接続されている出力端子Ｏとの
間に接続されている。整流ダイオードＧは、演算
増幅器Ｖ１の出力側Ｂと整流器部１の出力側Ａと
の間に接続されている。演算増幅器Ｖ１の出力側
Ｂの電圧は、UXで示されている。
比較器回路２を有している。整流器部１は、演算
増幅器Ｖ１と抵抗Ｒ１，Ｒ２，Ｒ３および整流ダ
イオードＧから構成されている。整流器部の入力
側Ｅと演算増幅器Ｖの反転入力側との間に、抵
抗Ｒ１が接続されている。抵抗２は、負帰還路を
構成している。つまり、抵抗Ｒ２は、整流器部１
の出力側Ａと演算増幅器Ｖ１の反転入力側との間
に接続されている。抵抗Ｒ３は、更に、出力端子
Ａと、基準電位に接続されている出力端子Ｏとの
間に接続されている。整流ダイオードＧは、演算
増幅器Ｖ１の出力側Ｂと整流器部１の出力側Ａと
の間に接続されている。演算増幅器Ｖ１の出力側
Ｂの電圧は、UXで示されている。
演算増幅器Ｖ１の出力側Ｂは、比較器Ｋ１の非
反転入力側および比較器Ｋ２の反転入力側に接続
されている。比較器Ｋ１の反転入力側および比較
器Ｋ２の非反転入力側は、共に接続点Ｙで接続さ
れ、この接続点Ｙには、抵抗Ｒ４とＲ５とから成
る分圧器を介して補助電圧UHから得られる比較
電圧が発生する。
反転入力側および比較器Ｋ２の反転入力側に接続
されている。比較器Ｋ１の反転入力側および比較
器Ｋ２の非反転入力側は、共に接続点Ｙで接続さ
れ、この接続点Ｙには、抵抗Ｒ４とＲ５とから成
る分圧器を介して補助電圧UHから得られる比較
電圧が発生する。
次に、回路の動作について説明する。
整流器部１の入力端子Ｅ，Ｏには図示していな
い信号源の正弦波状交流電圧UEが印加される。
この入力電圧UEの時間特性は、第２図左側に示
されている。第２図の右側には、整流器部１の出
力側Ａの電圧UAが示されている。入力電圧UE
の正の半波が抵抗Ｒ１，Ｒ２，Ｒ３から成る分圧
器を介して直接出力側Ａに達している。入力電圧
UEの正の半波は、出力側Ａで値 UApos＝UE・R3／R1＋R2＋R3 を有する。
い信号源の正弦波状交流電圧UEが印加される。
この入力電圧UEの時間特性は、第２図左側に示
されている。第２図の右側には、整流器部１の出
力側Ａの電圧UAが示されている。入力電圧UE
の正の半波が抵抗Ｒ１，Ｒ２，Ｒ３から成る分圧
器を介して直接出力側Ａに達している。入力電圧
UEの正の半波は、出力側Ａで値 UApos＝UE・R3／R1＋R2＋R3 を有する。
演算増幅器Ｖ１が２つの給電電圧で作動する場
合、演算増幅器Ｖ１の出力側には、入力電圧UE
の正の半波の間、負の電圧が現れ、この負の電圧
は、相応の電流方向に対して阻止する整流ダイオ
ードＧによつて出力側Ａに達しない。
合、演算増幅器Ｖ１の出力側には、入力電圧UE
の正の半波の間、負の電圧が現れ、この負の電圧
は、相応の電流方向に対して阻止する整流ダイオ
ードＧによつて出力側Ａに達しない。
電圧UEの負の半波の間、演算増幅器Ｖ１が作
動し、演算増幅器Ｖ１の反転入力側に供給される
信号を外部接続によつて与えられた増幅率で増幅
する。それ故、端子Ａにおける出力電圧は、UE
の負の半波の間、値 UAneg＝−UE・R2／R1 を有する。
動し、演算増幅器Ｖ１の反転入力側に供給される
信号を外部接続によつて与えられた増幅率で増幅
する。それ故、端子Ａにおける出力電圧は、UE
の負の半波の間、値 UAneg＝−UE・R2／R1 を有する。
電圧UAnegは、（負の）入力電圧UEとは逆の
極性を有しているので、UEの負の半波は第２図
の右側からわかるように極性が反転されている。
出力電圧UAの順次連続する両半波は、条件 R2／R1＝R3／R1＋R2＋R3 を満たす時、同じ振幅を有する。
極性を有しているので、UEの負の半波は第２図
の右側からわかるように極性が反転されている。
出力電圧UAの順次連続する両半波は、条件 R2／R1＝R3／R1＋R2＋R3 を満たす時、同じ振幅を有する。
演算増幅器Ｖ１の出力側Ｂの電圧UXは、UE
の負の半波の間、整流ダイオードＧにおける電圧
降下だけ、出力側Ａにおける電圧UAよりも大き
い。この電圧降下は、整流ダイオードの立上り電
圧（限界値電圧）USであり、例えばシリコンダ
イオードの場合、約0.5Vである。演算増幅器Ｖ
１の出力側Ｂにおける電圧UXの特性は、第２図
の右側に破線で図示されている。
の負の半波の間、整流ダイオードＧにおける電圧
降下だけ、出力側Ａにおける電圧UAよりも大き
い。この電圧降下は、整流ダイオードの立上り電
圧（限界値電圧）USであり、例えばシリコンダ
イオードの場合、約0.5Vである。演算増幅器Ｖ
１の出力側Ｂにおける電圧UXの特性は、第２図
の右側に破線で図示されている。
入力電圧UEが正の半波から負の半波に零点通
過した後、演算増幅器Ｖ１の出力側Ｂにおける電
圧UXが整流ダイオードの立上り電圧よりも小さ
い限り、整流ダイオードＧは非常に高い微分抵抗
を有しているので、抵抗Ｒ２を介する負帰還は作
用しない。それ故、この電圧範囲において電圧
UXの変化速度は（内部容量と蓄積時間を無視し
て）演算増幅器Ｖ１の（非常に高い）基本増幅度
だけ、零点通過の際の入力電圧UEの変化速度よ
りも大きい。その結果、この電圧範囲は著しく速
く通過するので、相応の電圧変化は、入力電圧
UEの零点通過をマーキングするスイツチング基
準として適している。
過した後、演算増幅器Ｖ１の出力側Ｂにおける電
圧UXが整流ダイオードの立上り電圧よりも小さ
い限り、整流ダイオードＧは非常に高い微分抵抗
を有しているので、抵抗Ｒ２を介する負帰還は作
用しない。それ故、この電圧範囲において電圧
UXの変化速度は（内部容量と蓄積時間を無視し
て）演算増幅器Ｖ１の（非常に高い）基本増幅度
だけ、零点通過の際の入力電圧UEの変化速度よ
りも大きい。その結果、この電圧範囲は著しく速
く通過するので、相応の電圧変化は、入力電圧
UEの零点通過をマーキングするスイツチング基
準として適している。
演算増幅器Ｖ１の出力側Ｂにおける電圧UX
は、比較器Ｋ１の非反転入力側に接続され、比較
器Ｋ１の反転入力側には、整流ダイオードＧの立
上り電圧USのほぼ半分の値に相応し、分圧器Ｒ
４／Ｒ５によつて補助電圧UHから得られる基準
電圧が印加されている。電圧UXがこの基準電圧
の値を越えるとすぐに、−および、上述の理由か
ら、実際上、ちようど入力電圧UEの零点通過の
時点にある場合、−比較器Ｋ１の出力側Ｐ１の信
号レベルが変化する。
は、比較器Ｋ１の非反転入力側に接続され、比較
器Ｋ１の反転入力側には、整流ダイオードＧの立
上り電圧USのほぼ半分の値に相応し、分圧器Ｒ
４／Ｒ５によつて補助電圧UHから得られる基準
電圧が印加されている。電圧UXがこの基準電圧
の値を越えるとすぐに、−および、上述の理由か
ら、実際上、ちようど入力電圧UEの零点通過の
時点にある場合、−比較器Ｋ１の出力側Ｐ１の信
号レベルが変化する。
電圧UXは、更に比較器Ｋ２の反転入力側に供
給され、比較器Ｋ２の非反転入力側には、同じく
上述の基準電圧が印加されているので、出力側Ｐ
２には同じ時点において逆向きのレベル変化が現
れる。
給され、比較器Ｋ２の非反転入力側には、同じく
上述の基準電圧が印加されているので、出力側Ｐ
２には同じ時点において逆向きのレベル変化が現
れる。
入力電圧UEは、負の半波の終りの後、再びそ
の極性を変える時、整流ダイオードＧの立上り電
圧USの値と値零との間にある、演算増幅器Ｖ１
の出力電圧UXの電圧範囲が再び非常に速く通過
するので、２つの比較器Ｋ１，Ｋ２のスイツチン
グ状態は再び実際上ちようど入力電圧UEの零点
通過の場合に変わる。その結果、比較器Ｋ１，Ｋ
２の出力側Ｐ１とＰ２との間に、矩形状電圧が発
生する。１つの位相状態だけのパルスを必要とす
る場合、−どの位相状態が必要なのかに応じて−
比較器Ｋ１またはＫ２を省くことができる。
の極性を変える時、整流ダイオードＧの立上り電
圧USの値と値零との間にある、演算増幅器Ｖ１
の出力電圧UXの電圧範囲が再び非常に速く通過
するので、２つの比較器Ｋ１，Ｋ２のスイツチン
グ状態は再び実際上ちようど入力電圧UEの零点
通過の場合に変わる。その結果、比較器Ｋ１，Ｋ
２の出力側Ｐ１とＰ２との間に、矩形状電圧が発
生する。１つの位相状態だけのパルスを必要とす
る場合、−どの位相状態が必要なのかに応じて−
比較器Ｋ１またはＫ２を省くことができる。
第１図は、本発明の実施例回路装置の回路図、
第２図は、第１図の回路の動作を説明するための
２つの電圧特性を示す図である。 １……整流器部、２……比較器回路、Ｖ１……
演算増幅器、Ｋ１，Ｋ２……比較器。
第２図は、第１図の回路の動作を説明するための
２つの電圧特性を示す図である。 １……整流器部、２……比較器回路、Ｖ１……
演算増幅器、Ｋ１，Ｋ２……比較器。
Claims (1)
- 【特許請求の範囲】 １ 交番する電圧が信号発生器から発生され、整
流器回路において全波整流され、前記整流器回路
が１つの演算増幅器Ｖ１を有し、前記演算増幅器
の反転入力側は入力抵抗Ｒ１を介して信号発生器
と接続され、および負帰還抵抗Ｒ２を介して前記
整流器回路の出力側Ａと接続され、１方の極性の
半波が前記入力抵抗Ｒ１および負帰還抵抗Ｒ２を
介して直接出力側に達し、逆の極性の半波が前記
演算増幅器Ｖ１および整流器Ｇを介して前記整流
器回路の出力側に達するように、前記演算増幅器
Ｖ１の出力側は交番する電圧の反転半波に対して
順方向に極性づけられている前記整流器回路Ｇを
介して同じく前記整流器回路の出力側Ａと接続さ
れている、交番する電圧UEの所定の値により特
徴付けられるデジタル信号発生回路装置におい
て、演算増幅器Ｖ１の出力側と整流器Ｇとの間の
接続点Ｂは、比較器（例えばＫ１）の１方の制御
入力側に接続され、前記比較器（例えばＫ１）の
他方の入力側には、前記演算増幅器Ｖ１の出力電
圧UXが電圧零と前記整流器Ｇの立上り電圧US
との間にある電圧範囲を通過する時に前記比較器
Ｋ１の出力側Ｐ１の信号レベルが切り変わるよう
に、前記整流器Ｇの立上り電圧USの少なくとも
ほぼ２分の１に相当する基準電圧が印加されるよ
うに構成されていることを特徴とするデジタル信
号発生回路装置。 ２ 第２の比較器Ｋ２が設けられ、前記比較器Ｋ
２の入力側は、前記比較器Ｋ２が第１の比較器Ｋ
１に対してプツシユプルに制御可能であるよう
に、第１の前記比較器Ｋ１の入力側と接続されて
いる特許請求の範囲第１項記載のデジタル信号発
生回路装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19813109729 DE3109729A1 (de) | 1981-03-13 | 1981-03-13 | Schaltungsanordnung zur erzeugung eines digitalen signals, welches vorgegebene amplitudenwerte, insbesondere die nulldurchgaenge (polaritaetswechsel), einer alternierenden spannung kennzeichnet |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57160367A JPS57160367A (en) | 1982-10-02 |
| JPH0247895B2 true JPH0247895B2 (ja) | 1990-10-23 |
Family
ID=6127190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57035267A Granted JPS57160367A (en) | 1981-03-13 | 1982-03-08 | Digital signal generating circuit device |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0060324A3 (ja) |
| JP (1) | JPS57160367A (ja) |
| DE (1) | DE3109729A1 (ja) |
| ZA (1) | ZA821667B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8716144D0 (en) * | 1987-07-09 | 1987-08-12 | British Aerospace | Comparator circuits |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3564430A (en) * | 1968-10-30 | 1971-02-16 | Collins Radio Co | Linear rectifier with polarity detector |
| JPS5099062A (ja) * | 1973-12-28 | 1975-08-06 |
-
1981
- 1981-03-13 DE DE19813109729 patent/DE3109729A1/de active Granted
- 1981-10-22 EP EP81108727A patent/EP0060324A3/de not_active Withdrawn
-
1982
- 1982-03-08 JP JP57035267A patent/JPS57160367A/ja active Granted
- 1982-03-12 ZA ZA821667A patent/ZA821667B/xx unknown
Also Published As
| Publication number | Publication date |
|---|---|
| DE3109729C2 (ja) | 1988-10-20 |
| DE3109729A1 (de) | 1982-09-23 |
| JPS57160367A (en) | 1982-10-02 |
| EP0060324A3 (de) | 1982-10-27 |
| ZA821667B (en) | 1983-01-26 |
| EP0060324A2 (de) | 1982-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900004349B1 (ko) | 인버터출력전압의 직류분 보정장치 | |
| US4399499A (en) | Bi-lateral four quadrant power converter | |
| US4144751A (en) | Square wave signal generator | |
| US5001748A (en) | Ringing signal generator | |
| US4348719A (en) | Static inverter with energy return | |
| JPS6353792B2 (ja) | ||
| JPS63190557A (ja) | 電源装置 | |
| US4336512A (en) | Pulse width generator having a variable mark-to-space ratio | |
| JPH0247895B2 (ja) | ||
| JP2632586B2 (ja) | 蓋付容器 | |
| US3225303A (en) | Modulating and demodulating apparatus | |
| SU960886A1 (ru) | Преобразователь углового перемещени в частоту | |
| JP2632587B2 (ja) | 電源装置 | |
| SU467277A1 (ru) | Линейный преобразователь посто нного напр жени | |
| SU800985A1 (ru) | Стабилизированный преобразовательпОСТО ННОгО НАпР жЕНи | |
| JPS5917894B2 (ja) | パルス幅信号変換器 | |
| JPS5836234Y2 (ja) | スイツチングレギユレ−タ | |
| SU739501A1 (ru) | Устройство дл стабилизации выходного напр жени или тока преобразовател переменного напр жени в посто нное | |
| JPS6349109Y2 (ja) | ||
| SU1005248A1 (ru) | Стабилизированный преобразователь посто нного напр жени в посто нное | |
| SU974283A1 (ru) | Датчик напр жени однофазного тиристорного преобразовател | |
| JPS5932216Y2 (ja) | 直流高電圧発生装置 | |
| JPS5914853Y2 (ja) | 電磁流量計用演算装置 | |
| JPH0366853B2 (ja) | ||
| SU408297A1 (ru) | Стабилизированный преобразователь постоянного |