JPH0247924A - 分周回路 - Google Patents
分周回路Info
- Publication number
- JPH0247924A JPH0247924A JP19830188A JP19830188A JPH0247924A JP H0247924 A JPH0247924 A JP H0247924A JP 19830188 A JP19830188 A JP 19830188A JP 19830188 A JP19830188 A JP 19830188A JP H0247924 A JPH0247924 A JP H0247924A
- Authority
- JP
- Japan
- Prior art keywords
- current storage
- current
- trs
- transistors
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000605 extraction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は周波数分周回路に関し、特にマイクロ波帯等の
高い周波数の分局に使用されるマスタースレーブ型の分
周回路に関する。
高い周波数の分局に使用されるマスタースレーブ型の分
周回路に関する。
高い周波数まで安定した動作が得られる論理分周回路と
して小数キャリアの蓄積の少ない非飽和領域で動作する
エミッタホロワ接続のトランジスタを用いた２組のＲ−
８−Ｔ型フリップフロップを互いに差動的に組合せた第
３図に示すマスタースレーブ型の分周回路が知られてい
る。この回路はトランジスタＱｌ、Ｑ２．ＱＩ、Ｑ＊、
Ｑｅ Ｑ２゜および抵抗Ｒ１，Ｒ！ 、 Ｒｓ 、
Ｒｓ 、Ｒｓ −Ｒｌ ２で構成され図示のように接続
されている。１は入力端子、２，３は電流源端子、５，
６は出力端子である。
して小数キャリアの蓄積の少ない非飽和領域で動作する
エミッタホロワ接続のトランジスタを用いた２組のＲ−
８−Ｔ型フリップフロップを互いに差動的に組合せた第
３図に示すマスタースレーブ型の分周回路が知られてい
る。この回路はトランジスタＱｌ、Ｑ２．ＱＩ、Ｑ＊、
Ｑｅ Ｑ２゜および抵抗Ｒ１，Ｒ！ 、 Ｒｓ 、
Ｒｓ 、Ｒｓ −Ｒｌ ２で構成され図示のように接続
されている。１は入力端子、２，３は電流源端子、５，
６は出力端子である。
従来、この種の分周回路を用いた半導体集積回路は研究
段階で１０ＧＨｚ程度まで報告されているが、トランジ
スタ素子の高域しゃ断周波数（ｆＴ）の６割程度の上限
周波数にとどまっている。
段階で１０ＧＨｚ程度まで報告されているが、トランジ
スタ素子の高域しゃ断周波数（ｆＴ）の６割程度の上限
周波数にとどまっている。
上述した分局器は、高域しゃ断周波数に近づくにつれて
、第４図のように電流記憶用トランジスタＱｌ、Ｑ２．
Ｑａ、Ｑａの電流利得の低下あるいは電流保持機能の低
下により電流波形が歪みしたがって動作が不安定になっ
ていた。これを補償するため電流記憶用トランジスタの
動作電流を増加する方法もあるが電流記憶用トランジス
タの前後のトランジスタ動作電流を含め、回路電流の増
加あるいは配分の上で最適化に難点があった。
、第４図のように電流記憶用トランジスタＱｌ、Ｑ２．
Ｑａ、Ｑａの電流利得の低下あるいは電流保持機能の低
下により電流波形が歪みしたがって動作が不安定になっ
ていた。これを補償するため電流記憶用トランジスタの
動作電流を増加する方法もあるが電流記憶用トランジス
タの前後のトランジスタ動作電流を含め、回路電流の増
加あるいは配分の上で最適化に難点があった。
本発明の分周回路は、エミッタホロワ接続の２個の電流
記憶用トランジスタと、これら電流記憶用トランジスタ
の一方のベースと他方のエミッタとに接続され正帰還回
路を構成する２１’ｉの帰還用トランジスタと、前記電
流記憶用トランジスタの各ベースに接続され２値入力を
伝達する２個の切換用トランジスタとをそれぞれに有す
る第１及び第２のフリップフロップを互いに差動的に結
合した構成としている。
記憶用トランジスタと、これら電流記憶用トランジスタ
の一方のベースと他方のエミッタとに接続され正帰還回
路を構成する２１’ｉの帰還用トランジスタと、前記電
流記憶用トランジスタの各ベースに接続され２値入力を
伝達する２個の切換用トランジスタとをそれぞれに有す
る第１及び第２のフリップフロップを互いに差動的に結
合した構成としている。
次に、図面を参照して本発明の詳細な説明する。
第１図は本発明の一実施例の回路図である。ＱｌとＱ３
、Ｑ２とＱ４及びＱ、とＱ７、Ｑ、とＱ、の組トランジ
スタはそれぞれ第１及び第２のフリップフロップの第１
と第２、第３と第４及び第５と第６、第７と第８の電流
記憶用トランジスタ、Ｒ１〜Ｒ，は電流記憶用トランジ
スタＱ、〜Ｑ＃のエミッタに接続され、２段のエミッタ
ホロワ回路を構成する第１〜第８の負荷抵抗である。ト
ランジスタＱ０〜Ｑ１□はそれらのベースがそれぞれ電
流記憶用２段目トラン−ジスタＱｓ、Ｑ４．Ｑ７．Ｑｓ
のエミッタに接続されて抵抗Ｒ，〜Ｒ１２とで正帰還回
路を構成する帰還用トランジスタであり、トランジスタ
Ｑｌ！〜Ｑ１．はそれらのコレクタがそれぞれ電流記憶
用１段目トランジスタＱ、、 Ｑ、、Ｑｓ、Ｑｓのベー
スに接続され２値入力を伝達してＲ−８−Ｔ型フリップ
フロップのセット （Ｓ）、リセット（Ｒ）入力を構成
する切換用トランジスタである。
、Ｑ２とＱ４及びＱ、とＱ７、Ｑ、とＱ、の組トランジ
スタはそれぞれ第１及び第２のフリップフロップの第１
と第２、第３と第４及び第５と第６、第７と第８の電流
記憶用トランジスタ、Ｒ１〜Ｒ，は電流記憶用トランジ
スタＱ、〜Ｑ＃のエミッタに接続され、２段のエミッタ
ホロワ回路を構成する第１〜第８の負荷抵抗である。ト
ランジスタＱ０〜Ｑ１□はそれらのベースがそれぞれ電
流記憶用２段目トラン−ジスタＱｓ、Ｑ４．Ｑ７．Ｑｓ
のエミッタに接続されて抵抗Ｒ，〜Ｒ１２とで正帰還回
路を構成する帰還用トランジスタであり、トランジスタ
Ｑｌ！〜Ｑ１．はそれらのコレクタがそれぞれ電流記憶
用１段目トランジスタＱ、、 Ｑ、、Ｑｓ、Ｑｓのベー
スに接続され２値入力を伝達してＲ−８−Ｔ型フリップ
フロップのセット （Ｓ）、リセット（Ｒ）入力を構成
する切換用トランジスタである。
第１のフリップフロップの電流記憶用２段目トランジス
タＱ ｓ 、 Ｑ ＜のエミッタはそれぞれ第２のフリ
ップフロップの切換用トランジスタＱ １ｓ 、 Ｑ
Ｂのベースに、第２のフリップフロップの電流記憶用２
段目トランジスタＱ ｔ 、 Ｑ ｓのエミ、りはそれ
ぞれ第」のフリップフロップの切換用トランジスタＱ１
４１ Ｑｎのベースに結合されている。
タＱ ｓ 、 Ｑ ＜のエミッタはそれぞれ第２のフリ
ップフロップの切換用トランジスタＱ １ｓ 、 Ｑ
Ｂのベースに、第２のフリップフロップの電流記憶用２
段目トランジスタＱ ｔ 、 Ｑ ｓのエミ、りはそれ
ぞれ第」のフリップフロップの切換用トランジスタＱ１
４１ Ｑｎのベースに結合されている。
第１のフリップフロップの帰還用トランジスタＱ、とＱ
ｌ。、及び第２のフリ、プフロップの切換用トランジス
タＱＨ，Ｑ＋ｓのエミッタは、それぞれ端子１から入力
パルス（クロックパルス）が加えられる駆動用トランジ
スタｑ＋ｙおよびＱｚｏを介して定電流源端子２及び３
に、第２のフリップフロップの帰還用トランジスタＱ
＋＋ ｒ Ｑ Ｈ及び第１のフリップフロップの切換用
トランジスタＱ１．。
ｌ。、及び第２のフリ、プフロップの切換用トランジス
タＱＨ，Ｑ＋ｓのエミッタは、それぞれ端子１から入力
パルス（クロックパルス）が加えられる駆動用トランジ
スタｑ＋ｙおよびＱｚｏを介して定電流源端子２及び３
に、第２のフリップフロップの帰還用トランジスタＱ
＋＋ ｒ Ｑ Ｈ及び第１のフリップフロップの切換用
トランジスタＱ１．。
Ｑｌ４のエミッタはそれぞれ端子４から基準電圧（ｖ８
）が加えられる基準トランジスタＱ １ｓ及びＱｌ９を
介して定電流源端子３及び２に接続されている。
）が加えられる基準トランジスタＱ １ｓ及びＱｌ９を
介して定電流源端子３及び２に接続されている。
端子１に加えられた入力パルスの立上りで第２のフリッ
プフロップの電流記憶用トランジスタＱ、とＱ６の状態
が変化し、同じ入力パルスの立下りで第１のフリップフ
ロップの電流記憶用トランジスタＱ１．Ｑ３およびＱ２
．Ｑ、の状態が変化し、第２のフリップフロップの電流
記憶用トランジスタＱ ｓ 、 Ｑ ｒおよびＱ ａ
、 Ｑ ｓの電流によって負荷抵抗Ｒア、Ｒｓに発生す
る電圧が２分周された出力パルスとして端子５，６から
出力される。なお電源端子７にはプラスの電圧ｖ０゜が
加えられる。
プフロップの電流記憶用トランジスタＱ、とＱ６の状態
が変化し、同じ入力パルスの立下りで第１のフリップフ
ロップの電流記憶用トランジスタＱ１．Ｑ３およびＱ２
．Ｑ、の状態が変化し、第２のフリップフロップの電流
記憶用トランジスタＱ ｓ 、 Ｑ ｒおよびＱ ａ
、 Ｑ ｓの電流によって負荷抵抗Ｒア、Ｒｓに発生す
る電圧が２分周された出力パルスとして端子５，６から
出力される。なお電源端子７にはプラスの電圧ｖ０゜が
加えられる。
入力パルスの立下りについても、各フリップフロップの
駆動用トランジスタと基準トランジスタ（Ｑｌ、とＱ
ｎ ｒ Ｑ ｒａとＱ２゜）とを入れ変えて、同様に第
２のフリップフロップから分局出力を取出す効果が得ら
れる。
駆動用トランジスタと基準トランジスタ（Ｑｌ、とＱ
ｎ ｒ Ｑ ｒａとＱ２゜）とを入れ変えて、同様に第
２のフリップフロップから分局出力を取出す効果が得ら
れる。
第２図は第１図における負荷抵抗Ｒ９およびＲ１゜に流
れる電流波形とＲ，およびＲ１゜にそれぞれ接続される
帰還用トランジスタＱ０と切換用トランジスタＱ１４お
よび同様にＱｌ。とＱ 、ｓとのコレクタ電流の和を示
す電流波形とを示す。動作周波数が十分低い場合には負
荷抵抗Ｒ９に流れる電流とＲ１に接続されるＱ、とＱｌ
ｌとのコレクタ電流の和は−致し、安定な動作が得られ
る。一方、動作周波数が高くなるにつれて、第２図に示
す様に電流波形に差が生じてくる。この差電流は電流記
憶用トランジスタＱ１およびＱ２への流出入電流を示し
ている。
れる電流波形とＲ，およびＲ１゜にそれぞれ接続される
帰還用トランジスタＱ０と切換用トランジスタＱ１４お
よび同様にＱｌ。とＱ 、ｓとのコレクタ電流の和を示
す電流波形とを示す。動作周波数が十分低い場合には負
荷抵抗Ｒ９に流れる電流とＲ１に接続されるＱ、とＱｌ
ｌとのコレクタ電流の和は−致し、安定な動作が得られ
る。一方、動作周波数が高くなるにつれて、第２図に示
す様に電流波形に差が生じてくる。この差電流は電流記
憶用トランジスタＱ１およびＱ２への流出入電流を示し
ている。
第４図は第３図の従来回路を用いた場合の同一周波数に
おける電流波形である。電流記憶用トランジスタがエミ
フオロ１段で構成された従来回路では負荷抵抗Ｒ９に流
れる電流とＲ１に接続されるＱ、とＱｌ３とのコレクタ
電流の和はその差が大きく、時間とともに分局動作が不
安定になっている。
おける電流波形である。電流記憶用トランジスタがエミ
フオロ１段で構成された従来回路では負荷抵抗Ｒ９に流
れる電流とＲ１に接続されるＱ、とＱｌ３とのコレクタ
電流の和はその差が大きく、時間とともに分局動作が不
安定になっている。
第５図は本発明の他の実施例の回路図である。
回路構成は第２図と同じであるが、電流記憶用トランジ
スタＱ１〜Ｑ、のコレクタ端子を他の回路接続と分離し
プラス電源ｖ０゜と別のプラス電源ｖ０゜′に接続され
る。電源Ｖ。。は通常＋５ｖに設定されるが、ｖｏ。′
については電圧を例えば６ｖに設定しても回路電流はほ
とんど増加しない。
スタＱ１〜Ｑ、のコレクタ端子を他の回路接続と分離し
プラス電源ｖ０゜と別のプラス電源ｖ０゜′に接続され
る。電源Ｖ。。は通常＋５ｖに設定されるが、ｖｏ。′
については電圧を例えば６ｖに設定しても回路電流はほ
とんど増加しない。
方電圧を高くすることによって電流記憶トランジスタＱ
１〜Ｑ、のベース入力容量の低減が図られるため、高い
周波数における分局動作が有利になるという利点がある
。
１〜Ｑ、のベース入力容量の低減が図られるため、高い
周波数における分局動作が有利になるという利点がある
。
以上説明したように、本発明の分周回路は電流記憶用ト
ランジスタの構成をエミフオロ２段とすることによって
、電流利得の改善が得られ、従来より高い周波数、実験
では高域し中段周波数の７割以上まで動作可能な分周回
路として実現出来る効果がある。
ランジスタの構成をエミフオロ２段とすることによって
、電流利得の改善が得られ、従来より高い周波数、実験
では高域し中段周波数の７割以上まで動作可能な分周回
路として実現出来る効果がある。
第１図は本発明の一実施例の回路図、第２図は第１図を
用いた時の動作電流波形図、第３図は従来の回路図、第
４図は第３図に対応する動作電流波形図、第５図は本発
明の他の実施例の回路図である。 Ｑ、−Ｑｌ・・・・・・電流記憶用トランジスタ、Ｑ、
〜ｑ＋ｓ・・・・・・切換用トランジスタ、Ｑ、、、Ｑ
！。・・・・・・駆動用トランジスタ、Ｑｌｌ＃ Ｑｌ
ｍ・・・・・・基準トランジスタ、Ｒ１−Ｒ１・・・・
・・負荷抵抗、Ｒ０〜Ｒ１！・・・・・・抵抗。 代理人 弁理士 内 原 晋 ’Ｊ）＠ｃｋｉ４Ｊ２ト ト、 べ
用いた時の動作電流波形図、第３図は従来の回路図、第
４図は第３図に対応する動作電流波形図、第５図は本発
明の他の実施例の回路図である。 Ｑ、−Ｑｌ・・・・・・電流記憶用トランジスタ、Ｑ、
〜ｑ＋ｓ・・・・・・切換用トランジスタ、Ｑ、、、Ｑ
！。・・・・・・駆動用トランジスタ、Ｑｌｌ＃ Ｑｌ
ｍ・・・・・・基準トランジスタ、Ｒ１−Ｒ１・・・・
・・負荷抵抗、Ｒ０〜Ｒ１！・・・・・・抵抗。 代理人 弁理士 内 原 晋 ’Ｊ）＠ｃｋｉ４Ｊ２ト ト、 べ
Claims (1)
- エミッタホロワ接続の２個の電流記憶用トランジスタと
、これら電流記憶用トランジスタの一方のベースと他方
のエミッタとに接続され正帰還回路を構成する２個の帰
還用トランジスタと、前記電流記憶用トランジスタの各
ベースに接続され２進入力を伝達する２個の切換用トラ
ンジスタとをそれぞれに有する第１及び第２のフリップ
フロップを互いに差動的に結合し、かつ前記電流記憶用
トランジスタを２段のエミッタフォロワトランジスタに
より構成したことを特徴とする分周回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19830188A JPH0247924A (ja) | 1988-08-08 | 1988-08-08 | 分周回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19830188A JPH0247924A (ja) | 1988-08-08 | 1988-08-08 | 分周回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0247924A true JPH0247924A (ja) | 1990-02-16 |
Family
ID=16388855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19830188A Pending JPH0247924A (ja) | 1988-08-08 | 1988-08-08 | 分周回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0247924A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08504790A (ja) * | 1992-12-21 | 1996-05-21 | スミスクライン・ビーチャム・パブリック・リミテッド・カンパニー | ５−ｈｔ▲下１▼様アゴニストとしてのカルバゾール誘導体のエナンチオマー |
-
1988
- 1988-08-08 JP JP19830188A patent/JPH0247924A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08504790A (ja) * | 1992-12-21 | 1996-05-21 | スミスクライン・ビーチャム・パブリック・リミテッド・カンパニー | ５−ｈｔ▲下１▼様アゴニストとしてのカルバゾール誘導体のエナンチオマー |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4560888A (en) | High-speed ECL synchronous logic circuit with an input logic circuit | |
| US3446989A (en) | Multiple level logic circuitry | |
| JPH0677345U (ja) | クロックト電圧比較器 | |
| JPH06120810A (ja) | 低電圧差動回路 | |
| EP0154330B1 (en) | Data storage element | |
| US3728561A (en) | High speed master-slave flip-flop frequency divider | |
| JPH01231421A (ja) | ラッチ回路付きコンパレータ | |
| US3617776A (en) | Master slave flip-flop | |
| US3510787A (en) | Versatile logic circuit module | |
| JP2604911Y2 (ja) | フリップフロップ | |
| JPH0247924A (ja) | 分周回路 | |
| JPS60817B2 (ja) | 相補型エミツタ・フオロワ回路 | |
| US4601049A (en) | Integrable semiconductor circuit for a frequency divider | |
| US3060330A (en) | Three-level inverter circuit | |
| JPH02268515A (ja) | Ｂｉｃｍｏｓロジツク回路 | |
| JPH0834435B2 (ja) | マルチプレクサ | |
| JP2526542Y2 (ja) | Ｅｃｌ回路の段間結合回路 | |
| US3462699A (en) | Power amplifier | |
| Sudo et al. | A monolithic 8-pJ/2-GHz logic family | |
| JP2913670B2 (ja) | 分周回路 | |
| US4357546A (en) | Integrated frequency divider circuit | |
| US3278760A (en) | High speed binary counter | |
| WO1986003078A1 (en) | Logic circuit with frequency divider application | |
| US3042814A (en) | Non-saturating transistor flip-flop utilizing inductance means for switching | |
| CN222868911U (zh) | 一种安全与门电路 |