JPH0248756A - メモリ診断方式 - Google Patents
メモリ診断方式Info
- Publication number
- JPH0248756A JPH0248756A JP63199574A JP19957488A JPH0248756A JP H0248756 A JPH0248756 A JP H0248756A JP 63199574 A JP63199574 A JP 63199574A JP 19957488 A JP19957488 A JP 19957488A JP H0248756 A JPH0248756 A JP H0248756A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- diagnosis
- input
- access
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 122
- 238000003745 diagnosis Methods 0.000 title claims abstract description 37
- 238000002405 diagnostic procedure Methods 0.000 claims description 6
- 230000010365 information processing Effects 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はメモリの診断方式に関し、特にメモリをアク
セスすることのできる入出力処理手段を持つ情報処理装
置のメモリ診断方式に関する。
セスすることのできる入出力処理手段を持つ情報処理装
置のメモリ診断方式に関する。
従来、この種のメモリ診断方式はシステム立上げ時やシ
ステムにメモリを組み込むときにメモリの診断を実行す
る庵のであシ、中央処理装置がメモリにテストパターン
を書込んだ後にメそりの内容を読出し、書込んだパター
ンと読出し九パターンが同じか否かをチエツクし、全て
のメモリのアドレスのパターンの比較で両者が一致すれ
ばメモリは正常とし、もし一致しないアドレスがあった
場合はメモリ異常としてメモリ切離しやシステム停止等
の処理をしてメモリ故障に対処していた。
ステムにメモリを組み込むときにメモリの診断を実行す
る庵のであシ、中央処理装置がメモリにテストパターン
を書込んだ後にメそりの内容を読出し、書込んだパター
ンと読出し九パターンが同じか否かをチエツクし、全て
のメモリのアドレスのパターンの比較で両者が一致すれ
ばメモリは正常とし、もし一致しないアドレスがあった
場合はメモリ異常としてメモリ切離しやシステム停止等
の処理をしてメモリ故障に対処していた。
上述した従来のメモリ診断方式は、メモリの全アドレス
についてテストパターンの書込みを行い、その後にメそ
りの内容を読出して比較するといったことを全て中央処
理装置が行なう丸め、中央処理装置はメモリ診断にかな
シ長い時間費やさなければならず、その間実行している
または実行しようとするジョブを中断する必要があ〕、
システム運用の効率が悪くなるという欠点がある。
についてテストパターンの書込みを行い、その後にメそ
りの内容を読出して比較するといったことを全て中央処
理装置が行なう丸め、中央処理装置はメモリ診断にかな
シ長い時間費やさなければならず、その間実行している
または実行しようとするジョブを中断する必要があ〕、
システム運用の効率が悪くなるという欠点がある。
この発明に係るメモリ診断方式は、データを格納するメ
モリ手段と、このメモリ手段に対するアクセスを制御す
るメモリ制御手段と、メモリ手段をアクセスしデータ処
理を行なう１個ま九は複数個の中央処理手段と、メモリ
手段と周辺装置との間のデータの転送の制御を行い、メ
モリ診断命令を受けた時にはメモリ手段の診断を実施す
る１個または複数の入出力処理手段を有している。
モリ手段と、このメモリ手段に対するアクセスを制御す
るメモリ制御手段と、メモリ手段をアクセスしデータ処
理を行なう１個ま九は複数個の中央処理手段と、メモリ
手段と周辺装置との間のデータの転送の制御を行い、メ
モリ診断命令を受けた時にはメモリ手段の診断を実施す
る１個または複数の入出力処理手段を有している。
との発明はメモリ診断を入出力処理手段によって行なり
ため、中央処理装置のジョブを中断させることなく、効
率のよいシステム運用することができる。
ため、中央処理装置のジョブを中断させることなく、効
率のよいシステム運用することができる。
第１図はこの発明に係るメモリ診断方式の一実施例を示
す情報処理装置のシステム構成のブロック図である。第
２図は第１図の一部詳細なブロック図であ夛、メモリ診
断制御部を示す。これらの図において、１は第２図に示
すようにメモリアクセス有効フリップフロップ２および
アンドゲート３を備えたメモリ制御装置、４および５は
中央処理装置、６および７はメモリ、８および９は第２
図に示すように比較手段１０．データ発生手段１１゜メ
モリアクセス手段１２およびメモリ診断制御手段１３を
備えた入出力装置、１４はメモリ診断指令信号をメモリ
アクセス有効フリップフロップ２およびメモリ診断制御
手段１３に送るメモリ診断指令信号線、１５はメモリ制
御装置１のアンドゲート３の出力端子から出力するメモ
リ書込み要求であるアクセス要求信号をメモリ６および
Ｔに送るアンドゲート出力線、１６はメモリアクセス手
段１２から出力するアクセス要求信号をアンドゲート３
の一方の入力端子に送るアクセス要求信号線、１７およ
び１８はメモリアクセス手段１２から出力する書込みア
ドレスおよび書込みデータをメモリ６およびＴに送る書
込みアドレス線および書込みデータ線、１９はメモリ６
および７から出力する読出しデータを比較手段１０およ
びメモリアクセス手段１２に送る読出しデータ線、２０
は比較手段１０から出力するメモリ障害信号をメモリ制
御装置１に送るメモリ障害信号線、２１はメモリ診断制
御手段１３から出力する比較指示信号を比較手段１０．
データ発生手段１１およびメそリアクセス手段１２に出
力する比較指示信号線、２２はメモリ診断制御手段１３
から出力する診断開始信号をデータ発生手段１１および
メモリアクセス手段Ｌ２に送る診断開始信号線、２３は
データ発生手段１１から出力するテストパターンを比較
手段１０およびメモリアクセス手段１２に送る信号線で
ある。
す情報処理装置のシステム構成のブロック図である。第
２図は第１図の一部詳細なブロック図であ夛、メモリ診
断制御部を示す。これらの図において、１は第２図に示
すようにメモリアクセス有効フリップフロップ２および
アンドゲート３を備えたメモリ制御装置、４および５は
中央処理装置、６および７はメモリ、８および９は第２
図に示すように比較手段１０．データ発生手段１１゜メ
モリアクセス手段１２およびメモリ診断制御手段１３を
備えた入出力装置、１４はメモリ診断指令信号をメモリ
アクセス有効フリップフロップ２およびメモリ診断制御
手段１３に送るメモリ診断指令信号線、１５はメモリ制
御装置１のアンドゲート３の出力端子から出力するメモ
リ書込み要求であるアクセス要求信号をメモリ６および
Ｔに送るアンドゲート出力線、１６はメモリアクセス手
段１２から出力するアクセス要求信号をアンドゲート３
の一方の入力端子に送るアクセス要求信号線、１７およ
び１８はメモリアクセス手段１２から出力する書込みア
ドレスおよび書込みデータをメモリ６およびＴに送る書
込みアドレス線および書込みデータ線、１９はメモリ６
および７から出力する読出しデータを比較手段１０およ
びメモリアクセス手段１２に送る読出しデータ線、２０
は比較手段１０から出力するメモリ障害信号をメモリ制
御装置１に送るメモリ障害信号線、２１はメモリ診断制
御手段１３から出力する比較指示信号を比較手段１０．
データ発生手段１１およびメそリアクセス手段１２に出
力する比較指示信号線、２２はメモリ診断制御手段１３
から出力する診断開始信号をデータ発生手段１１および
メモリアクセス手段Ｌ２に送る診断開始信号線、２３は
データ発生手段１１から出力するテストパターンを比較
手段１０およびメモリアクセス手段１２に送る信号線で
ある。
次に上記構成によるメモリ診断方式の動作について説明
する。まず、システム立上げ時またはメモリ障害などで
メモリ６（ｔたはメモリ７）が論理的に切離された状態
の後、メモリ６をシステムに組み込む前に、とのメモリ
６の診断が行なわれる。このとき、中央処理装置４ｔた
は中央処理装置５ｔたは図示せぬ他の手段によシメモリ
診断指令信号がセットされる。このメモリ診断指令信号
はメモリ診断指令信号線１４を介してメモリアクセス有
効フリップ７０ツブ２およびメモリ診断制御手段１３に
入力する。このため、メモリアクセス有効フリップフロ
ップ２がセットされ、そのセット信号がアンドゲート３
の他方の端子に入力する。このメモリ診断制御手段１３
はこのメモリ診断指令信号の入力によシ動作し診断開始
信号を診断開始信号！！２２を介してデータ発生手段１
１およびメモリアク１１手段１２に出力する。このメモ
リアクセス手段１２はこの診断開始信号の入力によシ動
作し、アクセス要求信号をアクセス要求信号線１６を介
してアンドゲート３の一方の入力端子に出力し、書込み
アドレスを書込みアドレス線１Ｔを介してメモリ＠に出
力し、データ発生手段１１が作成し信号線２３を介して
送られてきたテストパターンを書込みデータ線１８を介
してメモリ６に出力する。このように１アンドゲート３
の他方の端子にメモリアクセス有効フリップフロップ２
のセット信号が入力するため、このアンドゲート３が開
き、一方の端子に入力するアクセス要求信号はこのアン
ドゲート３を通ってメモリ６に入力する。このため、メ
モリ６が動作し、書込みアドレス線１７を介して送られ
てくる書込みアドレスに、書込みデータ線１８を介して
送られてくるテストパターンが書き込まれる。とのよう
Ｋして、メモリアクセス手段１２はメモリ６の全てのア
ドレスに対しテストパターンを書き込んでゆく。データ
発生手段１１はこのとき発生したテストパターンを保持
する。そして、メモリ６のすべてのアドレスにテストパ
ターンが書き込まれると、メモリ診断制御手段１３は比
較指示信号を比較指示信号線２１を介して比較手段１０
．データ発生手段１１およびメモリアクセス手段１２に
出力する。まず、メモリアクセス手段１２はこの比較指
示信号の入力によシ動作し、メモリ６に書き込んだテス
トパターンを読出すため、アドレス線１Ｔに読出しアド
レスを載せ、アクセス要求信号線１６に読出し要求を載
せて、メモ１Ｊ８ｃ＞読出し要求をメモリ制御装置１に
送出する。そして、メモリ制御装置１はこのメモリＢの
読出し要求を受けて動作し、アドレス線１７で送られて
くる読出しアドレスと、アクセス要求信号線１６で送ら
れてくる読出し要求をメモリ６に出力する。この丸め、
このメモリ６はこのアドレスの内容を読出しデータ線１
９．メモリ制御装置１を介して比較手段１０に出力する
。とれと同時に、データ発生手段１１は保持していたア
ドレス線１Ｔで示されるアドレスに書き込んだテストパ
ターンを比較手段１０に送る。この比較手段１０はメモ
リ６から送られてきたデータとデータ発生手段１１から
送られてきたテストパターンとを比較し、一致すれば別
のアドレスのデータについて比較を行なう。これを全て
のアドレスについて実施し、全て一致していればメモリ
６のシステム組み込みが行なわれる。もし、一致しない
アドレスが存在した場合はメモリ障害信号！１２０にメ
モリ障害信号がセットされ、メモリの組み込みは行なわ
れず、オペレータへの通知やシステム停止などの障害処
理が実行される。
する。まず、システム立上げ時またはメモリ障害などで
メモリ６（ｔたはメモリ７）が論理的に切離された状態
の後、メモリ６をシステムに組み込む前に、とのメモリ
６の診断が行なわれる。このとき、中央処理装置４ｔた
は中央処理装置５ｔたは図示せぬ他の手段によシメモリ
診断指令信号がセットされる。このメモリ診断指令信号
はメモリ診断指令信号線１４を介してメモリアクセス有
効フリップ７０ツブ２およびメモリ診断制御手段１３に
入力する。このため、メモリアクセス有効フリップフロ
ップ２がセットされ、そのセット信号がアンドゲート３
の他方の端子に入力する。このメモリ診断制御手段１３
はこのメモリ診断指令信号の入力によシ動作し診断開始
信号を診断開始信号！！２２を介してデータ発生手段１
１およびメモリアク１１手段１２に出力する。このメモ
リアクセス手段１２はこの診断開始信号の入力によシ動
作し、アクセス要求信号をアクセス要求信号線１６を介
してアンドゲート３の一方の入力端子に出力し、書込み
アドレスを書込みアドレス線１Ｔを介してメモリ＠に出
力し、データ発生手段１１が作成し信号線２３を介して
送られてきたテストパターンを書込みデータ線１８を介
してメモリ６に出力する。このように１アンドゲート３
の他方の端子にメモリアクセス有効フリップフロップ２
のセット信号が入力するため、このアンドゲート３が開
き、一方の端子に入力するアクセス要求信号はこのアン
ドゲート３を通ってメモリ６に入力する。このため、メ
モリ６が動作し、書込みアドレス線１７を介して送られ
てくる書込みアドレスに、書込みデータ線１８を介して
送られてくるテストパターンが書き込まれる。とのよう
Ｋして、メモリアクセス手段１２はメモリ６の全てのア
ドレスに対しテストパターンを書き込んでゆく。データ
発生手段１１はこのとき発生したテストパターンを保持
する。そして、メモリ６のすべてのアドレスにテストパ
ターンが書き込まれると、メモリ診断制御手段１３は比
較指示信号を比較指示信号線２１を介して比較手段１０
．データ発生手段１１およびメモリアクセス手段１２に
出力する。まず、メモリアクセス手段１２はこの比較指
示信号の入力によシ動作し、メモリ６に書き込んだテス
トパターンを読出すため、アドレス線１Ｔに読出しアド
レスを載せ、アクセス要求信号線１６に読出し要求を載
せて、メモ１Ｊ８ｃ＞読出し要求をメモリ制御装置１に
送出する。そして、メモリ制御装置１はこのメモリＢの
読出し要求を受けて動作し、アドレス線１７で送られて
くる読出しアドレスと、アクセス要求信号線１６で送ら
れてくる読出し要求をメモリ６に出力する。この丸め、
このメモリ６はこのアドレスの内容を読出しデータ線１
９．メモリ制御装置１を介して比較手段１０に出力する
。とれと同時に、データ発生手段１１は保持していたア
ドレス線１Ｔで示されるアドレスに書き込んだテストパ
ターンを比較手段１０に送る。この比較手段１０はメモ
リ６から送られてきたデータとデータ発生手段１１から
送られてきたテストパターンとを比較し、一致すれば別
のアドレスのデータについて比較を行なう。これを全て
のアドレスについて実施し、全て一致していればメモリ
６のシステム組み込みが行なわれる。もし、一致しない
アドレスが存在した場合はメモリ障害信号！１２０にメ
モリ障害信号がセットされ、メモリの組み込みは行なわ
れず、オペレータへの通知やシステム停止などの障害処
理が実行される。
なお、上述の説明ではメモリ６の診断について説明した
がこれに限定せず、メモリＴあるいは図示せぬ他の複数
個の診断についても同様にできるととはもちろんであ〕
、この場合、診断しようとした時点であｔ、ｂ使用され
ていない入出力処理装置がメモリ診断を行なうことがで
きる。また、テストパターンをテープやフ四ツビーディ
スクから読込む機能を付けることによ）検出率の高いメ
モリ診断を実施することができることはもちろんである
。
がこれに限定せず、メモリＴあるいは図示せぬ他の複数
個の診断についても同様にできるととはもちろんであ〕
、この場合、診断しようとした時点であｔ、ｂ使用され
ていない入出力処理装置がメモリ診断を行なうことがで
きる。また、テストパターンをテープやフ四ツビーディ
スクから読込む機能を付けることによ）検出率の高いメ
モリ診断を実施することができることはもちろんである
。
以上詳細に説明したように、この発明に係るメモリ診断
方式によれば、メモリの診断のような長い時間がかかる
処理を中央処理装置が行なわず、入出力装置がメモリ診
断を行表うことによシ、中央処理装置のジョブを中断さ
せることがないため、中央処理装置の負担を軽くするこ
とができ、効率良くシステムを運用することができる効
果がある。
方式によれば、メモリの診断のような長い時間がかかる
処理を中央処理装置が行なわず、入出力装置がメモリ診
断を行表うことによシ、中央処理装置のジョブを中断さ
せることがないため、中央処理装置の負担を軽くするこ
とができ、効率良くシステムを運用することができる効
果がある。
第１図はこの発明に係るメモリ診断方式の一実施例を示
す情報処理装置のシステム構成のブロック図、第２図は
第１圀の一部詳細なブロック図である。 ドゲート、４訃よびＳ・−・・中央処理装置、６および
Ｔ・・嗜・メモリ、８および９・・会合入出力装置、１
０・ｓｏ−比較手段、１１・・・・データ発生手段、１
２・−・・メモリアクセス手段、１３・＠拳・メモリ診
断制御手段、１４・・・拳メモリ診断指令信号線、１５
・働・・アンドゲート出力線、１６・・・・アクセス要
求信号線、１７＠・・・書込みアドレス線、１８・番・
・書込みデータ線、１９・・・・読出しデータ線、２０
φ・・・メモリ障害信号線、２１拳・・・比較指示信号
線、２２−・・φ診断開始信号線、２３・・・舎信号線
。
す情報処理装置のシステム構成のブロック図、第２図は
第１圀の一部詳細なブロック図である。 ドゲート、４訃よびＳ・−・・中央処理装置、６および
Ｔ・・嗜・メモリ、８および９・・会合入出力装置、１
０・ｓｏ−比較手段、１１・・・・データ発生手段、１
２・−・・メモリアクセス手段、１３・＠拳・メモリ診
断制御手段、１４・・・拳メモリ診断指令信号線、１５
・働・・アンドゲート出力線、１６・・・・アクセス要
求信号線、１７＠・・・書込みアドレス線、１８・番・
・書込みデータ線、１９・・・・読出しデータ線、２０
φ・・・メモリ障害信号線、２１拳・・・比較指示信号
線、２２−・・φ診断開始信号線、２３・・・舎信号線
。
Claims (1)
- メモリを持ちメモリアクセスを行う情報処理装置にお
いて、データを格納するメモリ手段と、このメモリ手段
に対するアクセスを制御するメモリ制御手段と、メモリ
手段をアクセスしデータ処理を行なう１個または複数個
の中央処理手段と、メモリ手段と周辺装置との間のデー
タの転送の制御を行いメモリ診断命令を受けた時にはメ
モリ手段の診断を実施する１個または複数の入出力処理
手段とを備えたことを特徴とするメモリ診断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63199574A JPH0248756A (ja) | 1988-08-10 | 1988-08-10 | メモリ診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63199574A JPH0248756A (ja) | 1988-08-10 | 1988-08-10 | メモリ診断方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0248756A true JPH0248756A (ja) | 1990-02-19 |
Family
ID=16410096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63199574A Pending JPH0248756A (ja) | 1988-08-10 | 1988-08-10 | メモリ診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0248756A (ja) |
-
1988
- 1988-08-10 JP JP63199574A patent/JPH0248756A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6449735B1 (en) | Method and apparatus for providing improved diagnostic functions in a computer system | |
| JP2001167005A (ja) | メモリ診断方法とメモリ診断回路および半導体記憶装置 | |
| JPH0248756A (ja) | メモリ診断方式 | |
| US20070055480A1 (en) | System and method for self-diagnosis in a controller | |
| JP2708636B2 (ja) | 情報処理装置の保守制御方法 | |
| JPS5941214B2 (ja) | 状態監視方式 | |
| JP2797674B2 (ja) | 初期設定方式 | |
| JPH079636B2 (ja) | バス診断装置 | |
| JPH05241852A (ja) | 情報処理システムの割り込み発生装置 | |
| JP3012402B2 (ja) | 情報処理システム | |
| JPH0644091A (ja) | メモリ診断回路 | |
| JPH04273552A (ja) | 電子ディスク処理装置 | |
| KR20000041123A (ko) | 교환기의 이중화 제어 구조를 위한 메모리 비교장치 | |
| JPH07319777A (ja) | メモリ制御装置 | |
| JPS60254362A (ja) | デ−タ処理装置における状態情報の退避方法 | |
| JPS58114125A (ja) | 障害処理方式 | |
| JPH02157952A (ja) | 記憶装置 | |
| JPS62202642A (ja) | メモリ機能確認処理方式 | |
| JPS63276136A (ja) | 遠隔保守診断方式 | |
| JPH06348506A (ja) | 割り込み報告装置 | |
| JPH0442462A (ja) | 磁気ディスクサブシステム | |
| JPH04256000A (ja) | メモリ試験方式 | |
| JPH10187355A (ja) | ディスク制御システム | |
| JPH0464155A (ja) | メモリ制御方式 | |
| JPS58125154A (ja) | 状態履歴記憶方式 |