JPH079636B2 - バス診断装置 - Google Patents

バス診断装置

Info

Publication number
JPH079636B2
JPH079636B2 JP63327750A JP32775088A JPH079636B2 JP H079636 B2 JPH079636 B2 JP H079636B2 JP 63327750 A JP63327750 A JP 63327750A JP 32775088 A JP32775088 A JP 32775088A JP H079636 B2 JPH079636 B2 JP H079636B2
Authority
JP
Japan
Prior art keywords
bus
data
address
central control
register circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63327750A
Other languages
English (en)
Other versions
JPH02173852A (ja
Inventor
浩一 三宅
聡 倉澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP63327750A priority Critical patent/JPH079636B2/ja
Publication of JPH02173852A publication Critical patent/JPH02173852A/ja
Publication of JPH079636B2 publication Critical patent/JPH079636B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はシステムバスの障害の有無を検査するバス診断
装置に関し、例えば、運用系と待機系の中央制御装置を
備えた2重化中央制御システムに適用し得るものであ
る。
[従来の技術] 従来、中央制御装置(CPU)によって制御される磁気デ
ィスク制御装置等の被制御装置と中央制御装置とを接続
するシステムバスの異常を監視するバス診断装置とし
て、特開昭61−97763号公報に開示されたものがある。
これは、中央制御装置がバスを介して被制御装置からデ
ータを取込む際に、そのデータに対応するコントロール
信号に基づき異なる2つのタイミングでデータ内容を捕
えてそれぞれレジスタ回路に格納し、これらのデータ内
容の一致、不一致によってバスを診断し、不一致の場合
に中央制御装置に警告を発するようにしたものである。
[発明が解決しようとする課題] 上述のバス診断装置によれば、バス診断を通常のデータ
転送サイクルで実行できるという利点、すなわち、中央
制御装置がバス診断のために取り立てて時間を割かれる
ことがないという利点を有する。
しかしながら、上述のバス診断装置によれば、異なるラ
ッチタイミングを作り出すための遅延回路や一致不一致
を判別する比較器等のハードウェア構成で実現している
ため、その機能毎に異なる回路素子(集積回路を含む)
が必要となって実際上多くの回路素子を用いることにな
り、プリント配線基板上の占有面積が大きくなるという
問題がる。しかも、被制御装置とのバス毎にかかる診断
装置構成が必要となるので、この点から特に上述の問題
は大きなものとなる。
また、2重化中央制御システムでは、運用系及び待機系
の中央制御装置を両系接続バスを介して接続するが、上
述のバス診断装置を運用系及び待機系のバスに対して設
けた場合には、両系接続バスを診断することができず、
両系接続バスをも診断しようとしてこのバスにも診断装
置を設けたとしても、両系接続バスがアクセスされてい
るときには、運用中又は待機中のバスもアクセスされて
いるため、両系接続バス又は運用系のバス(又は待機系
のバス)のいずれに障害が発生したか否かを検出するこ
とができない。
本発明は、以上の点を考慮してなされたものであり、ハ
ードウェア構成が少ない、しかも、バスが多岐にわたる
システムに適用するのに好適なバス診断装置を提供しよ
うとするものである。
[課題を解決するための手段] かかる課題を解決するため、本発明においては、中央制
御装置と被制御装置とを接続するアドレスバス上のアド
レスを取り込んでそのアドレスが所定のときにコントロ
ール信号を出力するアドレスデコード回路と、このアド
レスデコード回路からのコントロール信号及び中央制御
装置からのコントロール信号に応じて、データバスにデ
ータを出力し、又はデータバス上のデータを取り込んで
格納するレジスタ回路とを備えた。
そして、中央制御装置が、アドレスバス及びデータバス
に所定のアドレス及びデータを出力させてレジスタ回路
にその出力データを格納させ、その後、アドレスバスに
所定のアドレスを出力させてレジスタ回路に格納されて
いるデータをデータバスに出力させて取込み、この取り
込んだデータとレジスタ回路に格納させるため出力した
データとを比較してデータバスの診断を行なうようにし
た。
[作用] 本発明のバス診断装置は、中央制御装置が、一度、診断
用のデータを出力させてそのデータをレジスタ回路に格
納させ、その格納されたデータをレジスタ回路から読出
して取込み、その後、中央制御装置が出力したデータと
レジスタ回路から戻ってきたデータとの一致不一致を判
別して少なくともデータバスを診断するようにした。
この際、レジスタ回路に対するデータの書込み、又は読
出しをアドレスコード回路にアドレスを与えることで制
御するようにした。
[実施例] 以下、本発明の一実施例を図図面を参照しながら詳述す
る。
ここで、第1図はこの実施例のバス診断装置の構成を示
すブロック図、第2図はその中央制御装置が実行するバ
ス診断モードでの処理を示すフローチャート、第3図は
上記実施例のバス診断装置を2重化中央制御システムに
適用した場合の効果の説明に供するブロック図である。
第1図において、中央制御装置10からは、アドレスバス
11及びデータバス12が延出されていると共に、図示しな
い複数のコントロール信号用ラインが延出されており、
アドレスバス11及びデータバス12等は図示しない被制御
装置に接続されている。
この実施例の場合、アドレスバス11及びデータバス12
は、、被制御装置に加えてバス終端パッケージ13に接続
されている。バス終端パッケージ13においては、アドレ
スバス11はアドレスデコード回路14に接続されている。
このアドレスデコード回路14は、アドレスバス11上のア
ドレスが、所定の値のときに、中央制御装置10に対して
応答信号ラインL1を介して応答信号を出力すると共に、
レジスタ回路15にイネーブル信号をコントロール信号ラ
インL2を介して与えるようになされている。
なお、中央制御装置10からレジスタ回路15には、レジス
タ回路15に書込み又は読出しを指示するライト/リード
信号がコントロール信号ラインL3を介して与えられる。
レジスタ回路15は、中央制御装置10と図示しない被制御
装置とを結ぶデータバス12に接続されており、データバ
ス12上のデータを取込んで格納したり、格納しているデ
ータをデータバス12上に出力したりする。
次に、中央制御装置10が実行するバス診断処理について
第2図を参照しながら詳述する。
中央制御装置10は、所定周期毎に、第2図に示すバス診
断処理プログラムを開始し、まず、診断用として定まっ
ている第1のアドレスをアドレスバス11に出力し、ま
た、診断用として定まっているデータをデータバス12に
出力し、その後、レジスタ回路15に対してライトモード
を指示する(ステップ100〜102)。
このとき、アドレスデコード回路14は、中央制御装置10
に対して応答信号を送出すると共に、レジスタ回路15に
対してライトイネーブル信号を出力する。その結果、レ
ジスタ回路15には、中央制御装置10が診断用として出力
したデータが格納される。
中央制御装置10は、レジスタ回路15に対してライトモー
ドを指示した時点から、所定の時間内にアドレスデコー
ド回路14から応答信号が与えられたか否かを判断し、所
定の時間内に応答信号が与えられない場合には、アドレ
スバス11に障害が発生したと判断してそのことに対する
警告を発生してバス診断処理を終了させる(ステップ10
3、104)。
他方、応答信号が与えられると、中央制御装置10は、ア
ドレスデコード回路14に対する第2のアドレスをアドレ
スバス11に出力し、その後、レジスタ回路15に対してリ
ードモードを指示する(ステップ105、106)。
このとき、アドレスデコード回路14は、中央制御装置10
に対して応答信号を送出すると共に、レジスタ回路15に
対してアウトプットイネーブル信号を出力する。その結
果、レジスタ回路15は、格納しているデータをデータバ
ス12に出力する。
中央制御装置10は、上述のようにレジスタ回路15に対し
てリードモードを指示すると、所定時間内にアドレスデ
コード回路14から応答信号が与えられたか否かを判断
し、所定の時間内に応答信号が与えられない場合には、
アドレスバス11に障害が発生したと判断してそのことに
対する警告を発生してバス診断処理を終了させる(ステ
ップ107、104)。
他方、応答信号が与えられると、中央制御装置10は、デ
ータバス12上のデータを取込み、この取り込んだデータ
と上述のステップ101でデータバス12に出力したデータ
(中央制御装置10は内蔵するレジスタ回路にこのデータ
を格納している)との一致不一致を判別する(ステップ
108、109)。
その結果、一致していると判別すると、一連のバス診断
処理を終了させる。他方、不一致であると判別すると、
データバス12に障害が発生したと判断してそのことに対
する警告を発生してバス診断処理を終了させる(ステッ
プ110)。
このようにして、バス診断用のレジスタ回路15にデータ
を一旦書込み、そのデータをレジスタ回路15から取り出
して書込みにかかるデータと比較してデータバス12の診
断を行なっており、また、レジスタ回路15にアクセス動
作させるイネーブル信号をアドレスデコード回路14が発
生するようにすると共に、そのイネーブル信号にほぼ同
期して中央制御装置10に対してアドレスを取り込んだこ
とを報告させるようにしてアドレスバス11の診断をも行
なっている。
従って、上述の実施例によれば、バス診断のために必要
となる回路がアドレスデコード回路14やレジスタ回路15
等であるので、従来のような遅延回路や比較器の場合と
比べてハードウェア構成が小さくて良い。実際上、デコ
ード回路やレジスタ回路を実現するためには、遅延回路
や比較器を実現する場合に比べて共通のICチップを用い
て実現できることが多く。そのため、回路素子数が少な
くて良く、占有面積を小さくすることができる。
また、上述の実施例によるバス診断装置は、診断の対象
となるバス毎に各別に設ける必要はない。これは、この
バス診断装置の用い方によっては、1箇所だけでなく複
数箇所の障害を検出できるためである。
第3図は、上述の実施例によるバス診断装置を2重化中
央制御システムに適用した場合の効果の説明に供するも
のである。
第3図において、2重化中央制御システム20は、中央制
御装置と被制御装置とバス接続装置とでなる2個の系21
及び22を備え、択一的にいずれか一方の系が運用系とな
り、他方の系が待機系となるようになされている。以
下、説明の便宜上、系21を運用系、系22を待機系とす
る。
運用系21における中央制御装置21Aは、システムバス21D
を介して被制御装置21Bを制御する。他方、待機系22に
おける中央制御装置22Aは、この系22が運用系に切り替
わったとき、システムバス22Dを介して被制御装置22Bを
制御する。
この場合において、運用系21と待機系22との切り替えが
スムーズにいくように、被制御装置21A及び22Bが補助記
憶装置のような場合には、運用系21の中央制御装置21A
から被制御装置21Bに向かう情報は、中央制御装置21Aか
ら待機系22の被制御装置22Bにも与えられる。しかし、
中央制御装置21Aには、誤動作を防止するため、被制御
装置21Bからのデータだけが与えられ、待機系22の被制
御装置22Bからのデータが与えられない。
そこで、各系には、他方の系のバスとの接続を制御する
バス接続装置21C及び22Cが設けられており、これらバス
接続装置21C及び22C間に両系接続バス23が接続されてい
る。
これらバス接続装置21C及び22Cはそれぞれ、上述したバ
ス診断装置におけるアドレスデコード回路及びレジスタ
回路が設けられている。なお、バス接続装置21Cにおけ
るアドレスデコード回路に対するアドレスと、バス接続
装置22Cにおけるアドレスデコード回路に対するアドレ
スとは異なるものが割り当てられている。
運用系21の中央制御装置21Aが、自系のシステムバス21D
を診断する場合には、バス接続装置21Cによってシステ
ムバス21Dと両系共通バス23とを切り離した状態にし、
バス接続装置21C内に設けられているアドレスデコード
回路やレジスタ回路に対して上述のようなバス診断処理
を実行する。
また、中央制御装置21Aが、両系接続バス23を診断する
場合には、待機系22のシステムバス22Dを両系共通バス2
3から切り離した状態とし、バス接続装置22C内に設けら
れているアドレスデコード回路やレジスタ回路に対して
上述のようなバス診断処理を実行する。このとき、運用
系のシステムバス21Dと両系接続バス23の両方の影響が
診断結果に反映されるが、上述のようにして、システム
バス21D単独について診断をしてそれについて結果を得
ていると、その結果を参照することで両系接続バス23を
診断することができる。
なお、待機系22におけるシステムバス22Dを運用系21の
中央制御装置21Aが診断する場合には、中央制御装置21A
は、バス接続装置21C及び22Cに対してシステムバス21
D、両系接続バス23、システムバス22Dを接続させた後、
バス接続装置22C内に設けられているアドレスデコード
回路やレジスタ回路に対して上述のようなバス診断処理
を実行する。このとき、運用系のシステムバス21Dと両
系接続バス23と待機系のシステムバス22Dの影響が診断
結果に反映されるが、上述のようにして、システムバス
21D及び両系接続バス23について予め診断をしてそれに
ついて結果を得ていると、その結果を参照することでシ
ステムバス22Dを診断することができる。
待機系22の中央制御装置22Aが各バスを診断する場合に
も上述と同様に行なう。
このように、第1図の構成を有するバス診断装置を、2
重化中央制御システムに適用した場合には、バス単位
で、すなわち、障害箇所がいずれであるかについても診
断を下すことができる。
なお、上述では、2重化中央制御システムに本発明のバ
ス診断装置を適用した場合を示したが、他の情報処理シ
ステムに対しても必要に応じて適宜適用することができ
る。
また、上述の実施例においては、レジスタ回路15に対す
るイネーブル信号をアドレスデコード回路14が出力する
ものを示したが、中央制御装置10が応答信号の受信後に
出力するようにしても良い。
さらに、上述の実施例においては、レジスタ回路15に対
するライト/リード信号を中央制御装置10が出力するも
のを示したが、アドレスデコード回路14が出力するよう
にしても良い。すなわち、アドレスデコード回路14がイ
ネーブル信号を出力する前に、ライト/リード信号を先
に出力するようにしても良い。
また、上述では、本発明を、バス接続装置21C及び22Cが
自系のシステムバスと両系接続バスとを切離し制御でき
る2重化中央制御システムに適用したものを示したが、
これらバスをバス接続装置が切離しできない中央制御シ
ステムに適用しても良い。この場合にも、アドレスデコ
ード回路及びレジスタ回路の対を各部に設けることで故
障箇所を診断することができる。
[発明の効果] 以上のように、本発明によれば、バス診断モードになる
と、中央制御装置がデータをデータバスに出力すると共
にアドレスをアドレスバスに出力することで、レジスタ
回路にそのデータを一旦格納させ、その後、アドレスを
アドレスバスに出力して上述のレジスタ回路を読出し駆
動してレジスタ回路からデータを出力させ、中央制御装
置がレジスタ回路に記憶させた前後のデータを比較して
バスを診断するようにしたので、ハードウェア的に必要
となる構成が小さくて良く、全体構成を小型なものとす
ることができる。
また、アドレスデコード回路に対するアドレスを適宜変
えることで、診断箇所を変更することができ、複数のバ
スが適宜接続制御されるような情報処理システムに適用
しても、障害箇所を特定することできることが多くな
る。
【図面の簡単な説明】
第1図は本発明によるバス診断装置の一実施例を示すブ
ロック図、第2図はその中央制御装置がバス診断モード
において実行する処理を示すフローチャート、第3図は
上記実施例のバス診断装置を適用した2重化中央制御シ
ステムの構成を示すブロック図である。 10……中央制御装置、11……アドレスバス、12……デー
タバス、14……アドレスデコード回路、15……レジスタ
回路。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】中央制御装置と、この中央制御装置によっ
    て制御される被制御装置とを接続するアドレスバス及び
    データバスの状態を診断するバス診断装置において、 上記中央制御装置と上記被制御装置とを接続するアドレ
    スバス上のアドレスを取り込んでそのアドレスに応じて
    第1のコントロール信号及び応答信号を出力するアドレ
    スデコード回路と、 入力されるライト/リード信号に応じてデータバス上の
    データを取り込んで格納するか又は格納されているデー
    タを上記データバスに出力するかのモードが選択され、
    上記アドレスデコード回路からの第1のコントロール信
    号に応じてデータバス上のデータを取り込んで格納する
    か又は格納されているデータを上記データバスに出力す
    るレジスタ回路とを備え、 上記中央制御装置が、上記応答信号の入力により上記ア
    ドレスバスの診断を行うと共に、上記アドレスバスの診
    断結果に応じて上記レジスタ回路に格納されているデー
    タと上記レジスタ回路に格納させるため出力したデータ
    とを比較して上記データバスの診断を行うようにしたこ
    とを特徴とするバス診断装置。
JP63327750A 1988-12-27 1988-12-27 バス診断装置 Expired - Lifetime JPH079636B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63327750A JPH079636B2 (ja) 1988-12-27 1988-12-27 バス診断装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63327750A JPH079636B2 (ja) 1988-12-27 1988-12-27 バス診断装置

Publications (2)

Publication Number Publication Date
JPH02173852A JPH02173852A (ja) 1990-07-05
JPH079636B2 true JPH079636B2 (ja) 1995-02-01

Family

ID=18202566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63327750A Expired - Lifetime JPH079636B2 (ja) 1988-12-27 1988-12-27 バス診断装置

Country Status (1)

Country Link
JP (1) JPH079636B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5467925B2 (ja) * 2010-05-10 2014-04-09 株式会社日立製作所 パラレルバスの健全性チェック機能を備えた保安装置
JP5632804B2 (ja) * 2011-08-08 2014-11-26 オークマ株式会社 バス診断機能を備えた制御装置
JP6367173B2 (ja) * 2015-11-17 2018-08-01 株式会社京三製作所 制御出力回路、演算装置、電子端末装置及び接点入力回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57118454U (ja) * 1981-01-13 1982-07-22
JPS5866135A (ja) * 1981-10-16 1983-04-20 Meidensha Electric Mfg Co Ltd バスの異常検出方法
JPS60181951A (ja) * 1984-02-29 1985-09-17 Mitsubishi Electric Corp デ−タバスチエツク機能付装置
JPS62159258A (ja) * 1986-01-08 1987-07-15 Hitachi Ltd Bus診断方式

Also Published As

Publication number Publication date
JPH02173852A (ja) 1990-07-05

Similar Documents

Publication Publication Date Title
JPH01154242A (ja) 二重ゾーンの耐欠陥コンピュータシステム
JP2001167005A (ja) メモリ診断方法とメモリ診断回路および半導体記憶装置
JPH079636B2 (ja) バス診断装置
JP3127941B2 (ja) 二重化装置
JPH0324657A (ja) バス診断方式
JPH08278924A (ja) アダプタ診断システム
JPS584427A (ja) 複数のシリアルバスル−プを有するマルチコンピユ−タシステム
JPH07114521A (ja) マルチマイクロコンピュータシステム
JP3012402B2 (ja) 情報処理システム
JPH0662114A (ja) プロセッサ間診断処理方式
JPH01209502A (ja) プログラマブルコントローラの増設バスチェック装置
JP2890426B2 (ja) 情報処理装置
JPH07110790A (ja) メモリ診断装置
JPH10187355A (ja) ディスク制御システム
JP2002215471A (ja) メモリポート、記憶装置、情報処理システム
JPH0498555A (ja) バス・インターフェース検査を行う電子機器
JPH04252344A (ja) コンピュータシステム
JPH0950407A (ja) マイクロコンピュータシステムにおける外部システムバスの障害からの救済方法、並びにマイクロコンピュータシステム
JPH02133848A (ja) データバスのチェック方法
JPH0215353A (ja) 特定アドレス時異常設定方式
JPH0337734A (ja) 二重化構成装置
JPH03268149A (ja) メモリ障害検出方式
JPH01102650A (ja) 診断方式
JPS63131234A (ja) 診断制御方式
JPH0528052A (ja) メモリアクセス制御異常回復方法