JPH0249032B2 - - Google Patents
Info
- Publication number
- JPH0249032B2 JPH0249032B2 JP57176771A JP17677182A JPH0249032B2 JP H0249032 B2 JPH0249032 B2 JP H0249032B2 JP 57176771 A JP57176771 A JP 57176771A JP 17677182 A JP17677182 A JP 17677182A JP H0249032 B2 JPH0249032 B2 JP H0249032B2
- Authority
- JP
- Japan
- Prior art keywords
- hall
- hall voltage
- voltage detection
- transistors
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Hall/Mr Elements (AREA)
Description
【発明の詳細な説明】
この発明は、ホール素子の内部にトランジスタ
を設置してホール電圧の検出を可能にしたホール
素子に関する。
を設置してホール電圧の検出を可能にしたホール
素子に関する。
従来、ホール素子では、半導体基板のエピタキ
シヤル層に形成されたオーミツクコンタクトによ
つてホール電圧を検出している。このようなホー
ル素子では、ホール電圧検出のために設置された
オーミツクコンタクトは、検出精度を高め、ホー
ル電流の電流分布を乱さないように、形状を小さ
くする等、その大きさ等に相当な精度が要求され
るが、十分な精度が得られない場合には、ホール
電流の電流分布を乱し、ホール電圧が低下し、十
分なゲインが得られない欠点がある。
シヤル層に形成されたオーミツクコンタクトによ
つてホール電圧を検出している。このようなホー
ル素子では、ホール電圧検出のために設置された
オーミツクコンタクトは、検出精度を高め、ホー
ル電流の電流分布を乱さないように、形状を小さ
くする等、その大きさ等に相当な精度が要求され
るが、十分な精度が得られない場合には、ホール
電流の電流分布を乱し、ホール電圧が低下し、十
分なゲインが得られない欠点がある。
そこで、この発明は、ホール素子のホール電圧
の検出領域にトランジスタを設置し、ホール電流
を乱すことなく、ホール電圧の取出しを高効率で
行えるようにしたホール素子の提供を目的とす
る。
の検出領域にトランジスタを設置し、ホール電流
を乱すことなく、ホール電圧の取出しを高効率で
行えるようにしたホール素子の提供を目的とす
る。
即ち、この発明のホール素子は、分離領域６で
区画された半導体領域（エピタキシヤル層４）に
ホール電流を流す拡散領域８，１０を一定の間隔
を置いて形成するとともに、前記半導体領域に流
れる前記ホール電流の流れ方向と直交方向にホー
ル電圧を検出する一対のホール電圧検出部１６，
１８が設定されたホール素子において、前記ホー
ル電圧検出部の前記半導体領域をベースに設定
し、かつ、前記ホール電圧検出部のそれぞれにエ
ミツタ２４，３２及びコレクタ２６，３４を形成
して成る一対のトランジスタ２０，２２を設置
し、前記エミツタ間を共通に接続して前記トラン
ジスタで差動増幅器４２を構成し、該差動増幅器
で前記ホール電圧検出部に発生した前記ホール電
圧を増幅して取り出すようにしたものである。
区画された半導体領域（エピタキシヤル層４）に
ホール電流を流す拡散領域８，１０を一定の間隔
を置いて形成するとともに、前記半導体領域に流
れる前記ホール電流の流れ方向と直交方向にホー
ル電圧を検出する一対のホール電圧検出部１６，
１８が設定されたホール素子において、前記ホー
ル電圧検出部の前記半導体領域をベースに設定
し、かつ、前記ホール電圧検出部のそれぞれにエ
ミツタ２４，３２及びコレクタ２６，３４を形成
して成る一対のトランジスタ２０，２２を設置
し、前記エミツタ間を共通に接続して前記トラン
ジスタで差動増幅器４２を構成し、該差動増幅器
で前記ホール電圧検出部に発生した前記ホール電
圧を増幅して取り出すようにしたものである。
以下、この発明を図面に示した実施例を参照し
て詳細に説明する。
て詳細に説明する。
第１図ないし第３図は、この発明のホール素子
の実施例を示し、第１図はその平面形状、第２図
は第１図の−線断面、第３図はホール電圧検
出回路を示す。
の実施例を示し、第１図はその平面形状、第２図
は第１図の−線断面、第３図はホール電圧検
出回路を示す。
第１図及び第２図に示すように、Ｐ型半導体で
形成された半導体基板２の表面層には半導体領域
としてのエピタキシヤル層４が形成され、このエ
ピタキシヤル層４は、P+型の拡散を半導体基板
２に直交方向に行つて形成された分離領域６で区
画され、半導体基板２上に形成されるエピタキシ
ヤル層４の他の領域と分離されている。
形成された半導体基板２の表面層には半導体領域
としてのエピタキシヤル層４が形成され、このエ
ピタキシヤル層４は、P+型の拡散を半導体基板
２に直交方向に行つて形成された分離領域６で区
画され、半導体基板２上に形成されるエピタキシ
ヤル層４の他の領域と分離されている。
このように区画されたエピタキシヤル層４の長
手方向の縁部には、ホール電流供給用の拡散領域
８，１０が一定の間隔を置いて形成され、各拡散
領域８，１０には電極１２，１４が個別に形成さ
れ、また、エピタキシヤル層４の幅方向の縁部に
は、ホール電圧の検出領域としてホール電圧検出
部１６，１８が設定されている。各ホール電圧検
出部１６，１８には、その領域のエピタキシヤル
層４をベースとしたホール電圧を検出するトラン
ジスタ２０，２２がそれぞれ形成されている。即
ち、ホール電圧検出部１６には、ベースとなるエ
ピタキシヤル層４を挟んで一定の間隔でＰ型拡散
によりエミツタ２４及びコレクタ２６が形成さ
れ、同様に、ホール電圧検出部１８にも、エミツ
タ３２及びコレクタ３４が形成されている。した
がつて、トランジスタ２０，２２は、エピタキシ
ヤル層４をベースとするラテラル型のトランジス
タを構成している。そして、エミツタ２４，３２
には、エミツタ電極２８，３６、また、コレクタ
２６，３４には、コレクタ電極３０，３８が形成
されている。なお、４０は酸化膜である。
手方向の縁部には、ホール電流供給用の拡散領域
８，１０が一定の間隔を置いて形成され、各拡散
領域８，１０には電極１２，１４が個別に形成さ
れ、また、エピタキシヤル層４の幅方向の縁部に
は、ホール電圧の検出領域としてホール電圧検出
部１６，１８が設定されている。各ホール電圧検
出部１６，１８には、その領域のエピタキシヤル
層４をベースとしたホール電圧を検出するトラン
ジスタ２０，２２がそれぞれ形成されている。即
ち、ホール電圧検出部１６には、ベースとなるエ
ピタキシヤル層４を挟んで一定の間隔でＰ型拡散
によりエミツタ２４及びコレクタ２６が形成さ
れ、同様に、ホール電圧検出部１８にも、エミツ
タ３２及びコレクタ３４が形成されている。した
がつて、トランジスタ２０，２２は、エピタキシ
ヤル層４をベースとするラテラル型のトランジス
タを構成している。そして、エミツタ２４，３２
には、エミツタ電極２８，３６、また、コレクタ
２６，３４には、コレクタ電極３０，３８が形成
されている。なお、４０は酸化膜である。
そして、各ホール電圧検出部１６，１８に形成
された各トランジスタ２０，２２は、第３図に示
すように、ホール電圧検出回路として差動増幅器
４２を構成している。即ち、エミツタ電極２８，
３６は共通に接続され、各エミツタ電極２８，３
６には抵抗４４が接続されているとともに、電源
端子４６を通して電源電圧Vccが加えられ、また、
各コレクタ電極３０，３８は、抵抗４８，５０を
介して配置されている。
された各トランジスタ２０，２２は、第３図に示
すように、ホール電圧検出回路として差動増幅器
４２を構成している。即ち、エミツタ電極２８，
３６は共通に接続され、各エミツタ電極２８，３
６には抵抗４４が接続されているとともに、電源
端子４６を通して電源電圧Vccが加えられ、また、
各コレクタ電極３０，３８は、抵抗４８，５０を
介して配置されている。
このように構成すると、電極１２，１４を通し
て拡散領域８，１０の間にホール電流を流すとと
もに、このホール電流に直交方向、即ち、エピタ
キシヤル層４の垂直方向に磁界を鎖交させれば、
ホール電圧検出部１６，１８間には磁界に応じた
ホール電圧が発生する。
て拡散領域８，１０の間にホール電流を流すとと
もに、このホール電流に直交方向、即ち、エピタ
キシヤル層４の垂直方向に磁界を鎖交させれば、
ホール電圧検出部１６，１８間には磁界に応じた
ホール電圧が発生する。
このホール電圧は、ホール電圧検出部１６，１
８に形成されているトランジスタ２０，２２のベ
ース間に生じることになる。トランジスタ２０，
２２は直列に接続されて差動増幅器４２が構成さ
れているので、トランジスタ２０，２２のベース
間にホール電圧が加わると、各ベース入力電圧が
ホール電圧によつて相対的に変化することにな
り、この結果、ホール電圧に応じた出力がコレク
タ電極３０，３８から何等外部回路を伴うことな
く、差動増幅器４２によつて差動増幅されて取り
出されることになる。
８に形成されているトランジスタ２０，２２のベ
ース間に生じることになる。トランジスタ２０，
２２は直列に接続されて差動増幅器４２が構成さ
れているので、トランジスタ２０，２２のベース
間にホール電圧が加わると、各ベース入力電圧が
ホール電圧によつて相対的に変化することにな
り、この結果、ホール電圧に応じた出力がコレク
タ電極３０，３８から何等外部回路を伴うことな
く、差動増幅器４２によつて差動増幅されて取り
出されることになる。
このため、このホール素子では、ホール電圧検
出部１６，１８に形成されたトランジスタ２０，
２２を以て差動増幅器４２を形成することによ
り、従来のようなポイントコンタクトを形成する
必要がなく、従来のポイントコンタクトと異なつ
てホール電圧の検出がエミツタ注入による各トラ
ンジスタ２０，２２に対するベースインピーダン
スとなるため、各トランジスタ２０，２２がホー
ル電流の電流分布を乱すことがなく、トランジス
タ２０，２２で検出されたホール電圧は差動増幅
器４２によつて増幅されるので、高効率で取り出
すことができる。特に、ホール素子の内部に設置
されたトランジスタ２０，２２を以て差動増幅器
４２を構成できるので、ホール電圧の検出ととも
に、その増幅を同時に行うことができ、従来のホ
ール素子のように外部に増幅器を伴うことなく十
分な出力ゲインを得ることができ、しかも、回路
構成の簡略化とともに、高出力で省面積型のホー
ル素子を形成することができる。
出部１６，１８に形成されたトランジスタ２０，
２２を以て差動増幅器４２を形成することによ
り、従来のようなポイントコンタクトを形成する
必要がなく、従来のポイントコンタクトと異なつ
てホール電圧の検出がエミツタ注入による各トラ
ンジスタ２０，２２に対するベースインピーダン
スとなるため、各トランジスタ２０，２２がホー
ル電流の電流分布を乱すことがなく、トランジス
タ２０，２２で検出されたホール電圧は差動増幅
器４２によつて増幅されるので、高効率で取り出
すことができる。特に、ホール素子の内部に設置
されたトランジスタ２０，２２を以て差動増幅器
４２を構成できるので、ホール電圧の検出ととも
に、その増幅を同時に行うことができ、従来のホ
ール素子のように外部に増幅器を伴うことなく十
分な出力ゲインを得ることができ、しかも、回路
構成の簡略化とともに、高出力で省面積型のホー
ル素子を形成することができる。
なお、実施例では半導体基板２をＰ型半導体と
する一導電型のものについて説明したが、反対導
電型のホール素子に実施しても同様の効果が期待
できる。
する一導電型のものについて説明したが、反対導
電型のホール素子に実施しても同様の効果が期待
できる。
また、ホール電圧検出部には、ホール電圧検出
のために電界効果トランジスタを設置しても同様
の効果が期待できる。
のために電界効果トランジスタを設置しても同様
の効果が期待できる。
以上説明したように、この発明によれば、ホー
ル電圧の検出領域に、その領域を以て形成される
トランジスタを設置し、そのトランジスタで差動
増幅器を構成したので、従来のホール素子のよう
に、ポイントコンタクトのホール電流に影響を与
える等の不都合はなく、ホール電圧を高効率で取
り出すことができ、高利得のホール出力を得るこ
とができる。
ル電圧の検出領域に、その領域を以て形成される
トランジスタを設置し、そのトランジスタで差動
増幅器を構成したので、従来のホール素子のよう
に、ポイントコンタクトのホール電流に影響を与
える等の不都合はなく、ホール電圧を高効率で取
り出すことができ、高利得のホール出力を得るこ
とができる。
第１図はこの発明のホール素子の実施例を示す
平面図、第２図は第１図に示したホール素子の
−線断面図、第３図はホール電圧検出回路を示
す回路図である。 ４……エピタキシヤル層（半導体領域）、６…
…分離領域、８，１０……拡散領域、１６，１８
……ホール電圧検出部、２０，２２……トランジ
スタ、２４，３２……エミツタ、２６，３４……
コレクタ、４２……差動増幅器。
平面図、第２図は第１図に示したホール素子の
−線断面図、第３図はホール電圧検出回路を示
す回路図である。 ４……エピタキシヤル層（半導体領域）、６…
…分離領域、８，１０……拡散領域、１６，１８
……ホール電圧検出部、２０，２２……トランジ
スタ、２４，３２……エミツタ、２６，３４……
コレクタ、４２……差動増幅器。
Claims (1)
- 【特許請求の範囲】 １ 分離領域で区画された半導体領域にホール電
流を流す拡散領域を一定の間隔を置いて形成する
とともに、前記半導体領域に流れる前記ホール電
流の流れ方向と直交方向にホール電圧を検出する
一対のホール電圧検出部が設定されたホール素子
において、 前記ホール電圧検出部の前記半導体領域をベー
スに設定し、かつ、前記ホール電圧検出部のそれ
ぞれにエミツタ及びコレクタを形成して成る一対
のトランジスタを設置し、前記エミツタ間を共通
に接続して前記トランジスタで差動増幅器を構成
し、該差動増幅器で前記ホール電圧検出部に発生
した前記ホール電圧を増幅して取り出すようにし
たことを特徴とするホール素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57176771A JPS5966177A (ja) | 1982-10-07 | 1982-10-07 | ホ−ル素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57176771A JPS5966177A (ja) | 1982-10-07 | 1982-10-07 | ホ−ル素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5966177A JPS5966177A (ja) | 1984-04-14 |
| JPH0249032B2 true JPH0249032B2 (ja) | 1990-10-26 |
Family
ID=16019535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57176771A Granted JPS5966177A (ja) | 1982-10-07 | 1982-10-07 | ホ−ル素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5966177A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60208894A (ja) * | 1984-04-03 | 1985-10-21 | カシオ計算機株式会社 | フレキシブル基板の製造方法 |
| DE102016118173A1 (de) * | 2016-09-26 | 2018-03-29 | Ferrobotics Compliant Robot Technology Gmbh | Werkzeugmaschine zum robotergestützten bearbeiten von oberflächen |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5819150B2 (ja) * | 1979-06-21 | 1983-04-16 | ロ−ム株式会社 | ホ−ル素子 |
| JPS57165557A (en) * | 1981-03-31 | 1982-10-12 | Matsushita Electric Works Ltd | Floor material |
-
1982
- 1982-10-07 JP JP57176771A patent/JPS5966177A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5966177A (ja) | 1984-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0828431B2 (ja) | 半導体記憶装置 | |
| JPH0728058B2 (ja) | 集積回路に集積可能なホール素子 | |
| US4100563A (en) | Semiconductor magnetic transducers | |
| US3882409A (en) | Differential amplifier circuit | |
| US4051443A (en) | Differential amplifier | |
| JPH049378B2 (ja) | ||
| JPH0249032B2 (ja) | ||
| KR910005587B1 (ko) | 감지증폭기회로 | |
| JPH0232795B2 (ja) | ||
| KR100203965B1 (ko) | 반도체 집적회로 | |
| JPH0122995B2 (ja) | ||
| JP2597753B2 (ja) | Ｎｐｎトランジスターのラッチ電圧を利用した静電耐力向上ラテラルｐｎｐトランジスター | |
| JPH0122994B2 (ja) | ||
| JPH0130308B2 (ja) | ||
| KR790001670Y1 (ko) | 트랜지스터의 바이어스(Bias)회로 | |
| JPS59229856A (ja) | 抵抗回路 | |
| JPS6349912B2 (ja) | ||
| JP2674274B2 (ja) | 基準電圧回路 | |
| JPS586310B2 (ja) | ハンドウタイソウチ | |
| JPS6211526B2 (ja) | ||
| JPS6138198Y2 (ja) | ||
| KR810000722Y1 (ko) | 차동형 전류앰프 | |
| JPS6030106B2 (ja) | 相補型集積回路 | |
| JPS6352788B2 (ja) | ||
| JPS6116569A (ja) | 半導体集積回路装置 |