JPH0249511B2 - - Google Patents
Info
- Publication number
- JPH0249511B2 JPH0249511B2 JP61247174A JP24717486A JPH0249511B2 JP H0249511 B2 JPH0249511 B2 JP H0249511B2 JP 61247174 A JP61247174 A JP 61247174A JP 24717486 A JP24717486 A JP 24717486A JP H0249511 B2 JPH0249511 B2 JP H0249511B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- power supply
- output
- output point
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Static Random-Access Memory (AREA)
Description
【発明の詳細な説明】
この発明は絶縁ゲート型電界効果トランジスタ
を用いた記憶装置に係り、特にそのパワー・オ
ン・リセツト回路に関するものである。
を用いた記憶装置に係り、特にそのパワー・オ
ン・リセツト回路に関するものである。
従来、集積回路では、電源を入れた場合内部状
態を初期状態に設定するパワー・オン・リセツト
型記憶回路が多用されている。
態を初期状態に設定するパワー・オン・リセツト
型記憶回路が多用されている。
以下、従来の回路の動作を第１図の回路図に従
い説明する。
い説明する。
第１のインバータIN１において、デプリーシ
ヨン型の負荷トランジスタＱ１はドレインを電源
側Ｄに、ゲート及びソースを出力側に接続してあ
る。第２のインバータIN２のエンハンスメント
型負荷トランジスタＱ２はドレイン及びゲートを
電源側Ｄに、ソースを出力２側に接続してある。
又増幅用トランジスタＱ３，Ｑ４はそれぞれ図示
の如く接続され、全体として２つのインバータ
IN１，IN２の入出力が正帰還する様に構成され
ている。又、出力点１，２と接地間には配線容量
等の浮遊容量及びMOS容量から成るＣ１，Ｃ２
が存在する。又、出力点１，２と接地間には書込
み用トランジスタ０５，０６がそれぞれ接続され
ている。
ヨン型の負荷トランジスタＱ１はドレインを電源
側Ｄに、ゲート及びソースを出力側に接続してあ
る。第２のインバータIN２のエンハンスメント
型負荷トランジスタＱ２はドレイン及びゲートを
電源側Ｄに、ソースを出力２側に接続してある。
又増幅用トランジスタＱ３，Ｑ４はそれぞれ図示
の如く接続され、全体として２つのインバータ
IN１，IN２の入出力が正帰還する様に構成され
ている。又、出力点１，２と接地間には配線容量
等の浮遊容量及びMOS容量から成るＣ１，Ｃ２
が存在する。又、出力点１，２と接地間には書込
み用トランジスタ０５，０６がそれぞれ接続され
ている。
電源電圧が接地電圧と同じ場合、平衡状態では
すべての接点は接地電圧であるため、電源が入つ
た瞬間はＱ３，Ｑ４はオフしている。（Ｑ５，Ｑ
６もオフしているとする。）このため、Ｑ１，Ｑ
２のオン抵抗Ｒ１，Ｒ２及びＣ１，Ｃ２によつて
決定されるＲ１Ｃ１，Ｒ２Ｃ２の時定数に従つて
出力１，２はＱ４あるいはＱ３のしきい値電圧
VT1に達するまで充電される。R1C1≪R2C2と設
計されている場合、出力点１は先にVT1に達する
ためＱ４はオンし始める。一般に増幅用トランジ
スタのオン抵抗は負荷トランジスタのオン抵抗よ
り十分に小さいため、出力点２の電位上昇は小さ
くなる。一方Ｑ３はオフしたままなので出力点１
は更に充電され、Ｑ４のオン抵抗を更に下げ出力
点２の電位を下降させる様に働く。以上の如く、
R1C1≪R2C2となる様に設計された回路では、平
衡状態時に電源を入れた場合、出力点１側は目的
とする初期状態である電源電位に必ず引上げられ
る。以上の場合は、電源の立上がりＲ１Ｃ１に比
べ十分に速い場合である。電源の立上りが十分に
遅い場合は以下の様になる。平衡状態時に電源が
入つた場合、出力点１はデプリーシヨン型負荷に
より電源電位と同電位で上昇するが、出力点２は
負荷トランジスタのしきい値電圧VTQ2に達するま
で電位は上昇しない。すなわち、上記増幅用トラ
ンジスタＱ３，Ｑ４がオフしている限り、出力点
１は電源電圧VDに、出力点２はVD−VTQ2になる。
VD＝VT1でトランジスタＱ４はオンし始めるが、
この時Ｑ３はオフしたままなので、電源電圧の上
昇と共に出力点１は更に上昇し、一方出力点２は
下降し始める。以上の如く、出力点１は電源電圧
の立上がりの速度にかかわらず目的とする初期状
態である電源電位に引上げられる。
すべての接点は接地電圧であるため、電源が入つ
た瞬間はＱ３，Ｑ４はオフしている。（Ｑ５，Ｑ
６もオフしているとする。）このため、Ｑ１，Ｑ
２のオン抵抗Ｒ１，Ｒ２及びＣ１，Ｃ２によつて
決定されるＲ１Ｃ１，Ｒ２Ｃ２の時定数に従つて
出力１，２はＱ４あるいはＱ３のしきい値電圧
VT1に達するまで充電される。R1C1≪R2C2と設
計されている場合、出力点１は先にVT1に達する
ためＱ４はオンし始める。一般に増幅用トランジ
スタのオン抵抗は負荷トランジスタのオン抵抗よ
り十分に小さいため、出力点２の電位上昇は小さ
くなる。一方Ｑ３はオフしたままなので出力点１
は更に充電され、Ｑ４のオン抵抗を更に下げ出力
点２の電位を下降させる様に働く。以上の如く、
R1C1≪R2C2となる様に設計された回路では、平
衡状態時に電源を入れた場合、出力点１側は目的
とする初期状態である電源電位に必ず引上げられ
る。以上の場合は、電源の立上がりＲ１Ｃ１に比
べ十分に速い場合である。電源の立上りが十分に
遅い場合は以下の様になる。平衡状態時に電源が
入つた場合、出力点１はデプリーシヨン型負荷に
より電源電位と同電位で上昇するが、出力点２は
負荷トランジスタのしきい値電圧VTQ2に達するま
で電位は上昇しない。すなわち、上記増幅用トラ
ンジスタＱ３，Ｑ４がオフしている限り、出力点
１は電源電圧VDに、出力点２はVD−VTQ2になる。
VD＝VT1でトランジスタＱ４はオンし始めるが、
この時Ｑ３はオフしたままなので、電源電圧の上
昇と共に出力点１は更に上昇し、一方出力点２は
下降し始める。以上の如く、出力点１は電源電圧
の立上がりの速度にかかわらず目的とする初期状
態である電源電位に引上げられる。
ところで、上記初期状態に設定された後、上記
書込み用トランジスタＱ５をオンさせて出力点１
を接地電位に引下げると、出力点２はＱ２により
充電され高レベルVD−VTQ2となる。そしてVD−
VTQ2が上記第１のインバータの論理しきい値より
高ければＱ５をオフさせてもこの状態（第２の安
定状態）を保つ。さて、上記第２の安定状態の
後、電源電位を下げた場合Ｑ２，Ｑ４はオフして
いるため出力点２の電位は保持される。保持時間
はリーク電流ILと接点容量Ｃ２により決まるが、
ILは通常十分小さいため、すなわちリーク抵抗RL
は非常に大きいため、保持時間は十分に長くなる
恐れがある。従つて上記保持期間中に電源電圧が
再び上昇すると本回路は第２の安定状態のままと
なり、目的とする初期状態に設定されない。
書込み用トランジスタＱ５をオンさせて出力点１
を接地電位に引下げると、出力点２はＱ２により
充電され高レベルVD−VTQ2となる。そしてVD−
VTQ2が上記第１のインバータの論理しきい値より
高ければＱ５をオフさせてもこの状態（第２の安
定状態）を保つ。さて、上記第２の安定状態の
後、電源電位を下げた場合Ｑ２，Ｑ４はオフして
いるため出力点２の電位は保持される。保持時間
はリーク電流ILと接点容量Ｃ２により決まるが、
ILは通常十分小さいため、すなわちリーク抵抗RL
は非常に大きいため、保持時間は十分に長くなる
恐れがある。従つて上記保持期間中に電源電圧が
再び上昇すると本回路は第２の安定状態のままと
なり、目的とする初期状態に設定されない。
以上の如く、従来回路では電源のオン・オフの
間隔が短い場合、目的とするパワー・オン・リセ
ツト機能が働かない欠点があつた。
間隔が短い場合、目的とするパワー・オン・リセ
ツト機能が働かない欠点があつた。
本発明は上記従来回路の欠点を改善し、目的と
する機能の確実な動作を提供するものである。
する機能の確実な動作を提供するものである。
以下、本発明の実施例を第２図に従い説明す
る。
る。
トランジスタＱ１〜Ｑ５（Ｑ６）、容量Ｃ１，
Ｃ２の種類及び接続方法は第１図と同じである。
トランジスタＱ７はデプリーシヨン型でありドレ
インは電源Ｄに、ゲート・ソースは出力点３に接
続されている。トランジスタＱ８はエンハンスメ
ント型であり図示の如くドレイン・ゲート・ソー
スはそれぞれ出力点３、電源Ｄ、接地に接続され
ている。トランジスタＱ９はエンハンスメント型
でありドレイン・ゲート・ソースはそれぞれ出力
点２，３、および接地に接続されている。トラン
ジスタＱ７，Ｑ８により電源電圧検出回路が構成
されている。出力点３の特性の一例を第３図に示
すが出力３での出力電圧Ｖ３はVTVDVnにお
いてしきい値電圧VTを越える事がわかる。平衡
状態時に電源が入つた場合、VDVTでは上記従
来回路と同じ動作となる。VD＞VTではＱ４がオ
ンし始めるが、同時に０９もオンし始めるため、
出力２の電位は上記従来回路に比べより確実に下
降を開始する。すなわち、目的とする初期状態
に、より確実に設定される事になる。VD＞Vnの
場合、０９はオフしているため、Ｑ５により第２
の安定状態に設定する場合は上記従来回路と同一
の動作を行う。上記第２の安定状態に達した後、
電源電圧がVT＜VD＜Vnになつた時、０９は再び
オンする。VT＜VD＜Vnの範囲で出力３の電圧Ｖ
３がトランジスタＱ２とＱ９で成るインバータの
論理しきい値VLOGを越えるならば、上記出力２の
電位は低レベルに、出力１は従つて高レベル側に
なるため、本回路は再び初期状態に設定される事
になる。上記初期状態の設定に要する時間はＱ９
のオン抵抗と容量Ｃ２により決まるが、上記従来
回路の場合のリークによる抵抗RLに比べＲ９は
数桁小さいため、極めて速く初期状態に設定され
る。
Ｃ２の種類及び接続方法は第１図と同じである。
トランジスタＱ７はデプリーシヨン型でありドレ
インは電源Ｄに、ゲート・ソースは出力点３に接
続されている。トランジスタＱ８はエンハンスメ
ント型であり図示の如くドレイン・ゲート・ソー
スはそれぞれ出力点３、電源Ｄ、接地に接続され
ている。トランジスタＱ９はエンハンスメント型
でありドレイン・ゲート・ソースはそれぞれ出力
点２，３、および接地に接続されている。トラン
ジスタＱ７，Ｑ８により電源電圧検出回路が構成
されている。出力点３の特性の一例を第３図に示
すが出力３での出力電圧Ｖ３はVTVDVnにお
いてしきい値電圧VTを越える事がわかる。平衡
状態時に電源が入つた場合、VDVTでは上記従
来回路と同じ動作となる。VD＞VTではＱ４がオ
ンし始めるが、同時に０９もオンし始めるため、
出力２の電位は上記従来回路に比べより確実に下
降を開始する。すなわち、目的とする初期状態
に、より確実に設定される事になる。VD＞Vnの
場合、０９はオフしているため、Ｑ５により第２
の安定状態に設定する場合は上記従来回路と同一
の動作を行う。上記第２の安定状態に達した後、
電源電圧がVT＜VD＜Vnになつた時、０９は再び
オンする。VT＜VD＜Vnの範囲で出力３の電圧Ｖ
３がトランジスタＱ２とＱ９で成るインバータの
論理しきい値VLOGを越えるならば、上記出力２の
電位は低レベルに、出力１は従つて高レベル側に
なるため、本回路は再び初期状態に設定される事
になる。上記初期状態の設定に要する時間はＱ９
のオン抵抗と容量Ｃ２により決まるが、上記従来
回路の場合のリークによる抵抗RLに比べＲ９は
数桁小さいため、極めて速く初期状態に設定され
る。
以上述べた如く、本発明により従来技術では得
られなかつたパワー・オン・リセツト機能の確実
な動作を達成する事ができる。
られなかつたパワー・オン・リセツト機能の確実
な動作を達成する事ができる。
本発明において、トランジスタＱ２はＱ３，Ｑ
４，Ｑ５等と同一のエンハンスメント型トランジ
スタに限らず、０＜｜VTQ2｜＜｜VT｜なるしき
い値のエンハンスメント型素子でも良い。又、ソ
ース・ゲートを共通接続したＱ１と同じデプリー
シヨン型素子でも同様の効果が得られる事も明ら
かである。
４，Ｑ５等と同一のエンハンスメント型トランジ
スタに限らず、０＜｜VTQ2｜＜｜VT｜なるしき
い値のエンハンスメント型素子でも良い。又、ソ
ース・ゲートを共通接続したＱ１と同じデプリー
シヨン型素子でも同様の効果が得られる事も明ら
かである。
第１図は従来技術による回路図である。第２図
は本発明の回路図である。第３図は電源電圧検出
回路の出力特性を示す図である。 Ｑ１，Ｑ７……デプリーシヨン型トランジス
タ、Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６，Ｑ８，Ｑ９
……エンハンスメント型トランジスタ、Ｄ……電
源、Ｇ……接地点、Ｃ１，Ｃ２……浮遊容量ある
いはゲート容量。
は本発明の回路図である。第３図は電源電圧検出
回路の出力特性を示す図である。 Ｑ１，Ｑ７……デプリーシヨン型トランジス
タ、Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６，Ｑ８，Ｑ９
……エンハンスメント型トランジスタ、Ｄ……電
源、Ｇ……接地点、Ｃ１，Ｃ２……浮遊容量ある
いはゲート容量。
Claims (1)
- １ ゲートとドレインが第１、第２の節点で交差
接続された第１、第２の電界効果トランジスタ
と、第１、第２の交差接続点と電源との間に接続
した第１、第２の負荷素子とを有し、第１の節点
と第１の負荷素子による時定数が第２の節点と第
２の負荷素子による時定数よりも小さい双安定回
路と、第２トランジスタと並列に接続された第３
のトランジスタと、入力端子を電源側に接続した
インバータを含み、上記インバータの出力を上記
第３のトランジスタのゲートに入力する様に接続
したことを特徴とする絶縁ゲート型記憶回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61247174A JPS63100699A (ja) | 1986-10-17 | 1986-10-17 | 絶縁ゲ−ト型記憶回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61247174A JPS63100699A (ja) | 1986-10-17 | 1986-10-17 | 絶縁ゲ−ト型記憶回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56142741A Division JPS5845695A (ja) | 1981-09-10 | 1981-09-10 | 絶縁ゲ−ト型記憶回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63100699A JPS63100699A (ja) | 1988-05-02 |
| JPH0249511B2 true JPH0249511B2 (ja) | 1990-10-30 |
Family
ID=17159539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61247174A Granted JPS63100699A (ja) | 1986-10-17 | 1986-10-17 | 絶縁ゲ−ト型記憶回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63100699A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS547529B2 (ja) * | 1973-12-10 | 1979-04-07 | ||
| JPS5128733U (ja) * | 1974-08-26 | 1976-03-02 |
-
1986
- 1986-10-17 JP JP61247174A patent/JPS63100699A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63100699A (ja) | 1988-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4028558A (en) | High accuracy MOS comparator | |
| US5352935A (en) | Semiconductor integrated circuit device with internal voltage controlling circuit | |
| JPH0210517B2 (ja) | ||
| JPH0265270A (ja) | 高電圧動作用ｃｍｏｓ論理回路 | |
| JP2573574B2 (ja) | 出力バッファ回路 | |
| US4004170A (en) | MOSFET latching driver | |
| JPH0249511B2 (ja) | ||
| JPH05234378A (ja) | スタティック型メモリセル | |
| KR970007378A (ko) | 반도체 메모리 장치의 전원 전압 검출 회로 | |
| KR900001813B1 (ko) | 슈미트 회로 | |
| JPH0262071A (ja) | 半導体装置 | |
| US4742253A (en) | Integrated insulated-gate field-effect transistor circuit for evaluating the voltage of a node to be sampled against a fixed reference voltage | |
| EP0464667A2 (en) | Power-on-clear signal generating circuit | |
| JPS5854875A (ja) | インバ−タ回路 | |
| JPS63104300A (ja) | 電圧判定回路 | |
| JPS6182532A (ja) | インバ−タ回路 | |
| JPS61123091A (ja) | 半導体記憶装置 | |
| JPS5950098B2 (ja) | ブ−ト・ストラツプ回路 | |
| JPH063468B2 (ja) | 電流比較回路 | |
| JPS5923653B2 (ja) | インバ−タ回路 | |
| JP2919187B2 (ja) | 基板電位供給回路 | |
| JPS6216476B2 (ja) | ||
| JPS61253694A (ja) | センスアンプ回路 | |
| JPS61296817A (ja) | パワ−オン・リセツト回路 | |
| JPH05242691A (ja) | プログラム回路 |