JPH0249577B2 - Shutsuryokuseigyokairo - Google Patents
ShutsuryokuseigyokairoInfo
- Publication number
- JPH0249577B2 JPH0249577B2 JP20695283A JP20695283A JPH0249577B2 JP H0249577 B2 JPH0249577 B2 JP H0249577B2 JP 20695283 A JP20695283 A JP 20695283A JP 20695283 A JP20695283 A JP 20695283A JP H0249577 B2 JPH0249577 B2 JP H0249577B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- counter
- input
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、現在出力制御中のデータにより入
力の選択を行うようにして、出力制御を決定する
入力を任意に変更できる出力制御回路に関するも
のである。
力の選択を行うようにして、出力制御を決定する
入力を任意に変更できる出力制御回路に関するも
のである。
第１図は従来の出力制御回路で、１はフリツプ
フロツプ、２，５，８は正方向への電圧の変化に
より（“Ｌ”から“Ｈ”）“Ｌ”方向のパルスを発
生するパルス発生回路、３，６，９は２入力の
NANDゲートで構成されたフリツプフロツプ、
４，７，１０は２入力のANDゲートである。
Y0，Y1，Y2は出力信号であり、X0，X1，X2の
入力信号により制御される。
フロツプ、２，５，８は正方向への電圧の変化に
より（“Ｌ”から“Ｈ”）“Ｌ”方向のパルスを発
生するパルス発生回路、３，６，９は２入力の
NANDゲートで構成されたフリツプフロツプ、
４，７，１０は２入力のANDゲートである。
Y0，Y1，Y2は出力信号であり、X0，X1，X2の
入力信号により制御される。
その動作を説明すると、スタート信号１０１に
よつてフリツプフロツプ１のＱ端子が“Ｈ”にな
ると、パルス発生回路２を通してフリツプフロツ
プ３が反転されてANDゲート４よりの出力信号
Y0が“Ｈ”となり、入力信号X0が“Ｌ”に変化
するまで出力信号Y0は“Ｈ”となる。入力信号
X0が“Ｌ”になるとパルス発生回路５を通して
フリツプフロツプ６が反転され、ANDゲート７
よりの出力信号Y1が“Ｈ”となる。出力信号Y1
は入力信号X1が“Ｌ”に変化するまで“Ｈ”と
なる。次に、入力信号X1が“Ｌ”になるとパル
ス発生回路８を通してフリツプフロツプ９が反転
され、ANDゲート１０よりの出力信号Y2が
“Ｈ”となる。出力信号Y2は入力信号X2が“Ｌ”
に変化するまで“Ｈ”となる。
よつてフリツプフロツプ１のＱ端子が“Ｈ”にな
ると、パルス発生回路２を通してフリツプフロツ
プ３が反転されてANDゲート４よりの出力信号
Y0が“Ｈ”となり、入力信号X0が“Ｌ”に変化
するまで出力信号Y0は“Ｈ”となる。入力信号
X0が“Ｌ”になるとパルス発生回路５を通して
フリツプフロツプ６が反転され、ANDゲート７
よりの出力信号Y1が“Ｈ”となる。出力信号Y1
は入力信号X1が“Ｌ”に変化するまで“Ｈ”と
なる。次に、入力信号X1が“Ｌ”になるとパル
ス発生回路８を通してフリツプフロツプ９が反転
され、ANDゲート１０よりの出力信号Y2が
“Ｈ”となる。出力信号Y2は入力信号X2が“Ｌ”
に変化するまで“Ｈ”となる。
このように制御された出力信号Y0，Y1，Y2に
よつてモータや電磁バルブを動作させて機械の制
御を行つていた。
よつてモータや電磁バルブを動作させて機械の制
御を行つていた。
上記、従来の制御の場合、出力信号Y0の制御
のための入力信号はX0、出力信号Y1の制御のた
めの入力信号はX1、出力信号Y2の制御のための
出力信号はX2と固定され、機械の動作の変更に
対しては非常に対応しにくくなつていた。
のための入力信号はX0、出力信号Y1の制御のた
めの入力信号はX1、出力信号Y2の制御のための
出力信号はX2と固定され、機械の動作の変更に
対しては非常に対応しにくくなつていた。
〔発明の概要〕
この発明は、上記の欠点を除去するためになさ
れたもので、デコーダに入力を行うカウンタの出
力に応じあらかじめ定めたプログラムにより所要
の信号を発生するメモリを設けて、現在出力制御
中のデータにより入力の選択を行うことができる
ようにした出力制御回路を供給するものである。
れたもので、デコーダに入力を行うカウンタの出
力に応じあらかじめ定めたプログラムにより所要
の信号を発生するメモリを設けて、現在出力制御
中のデータにより入力の選択を行うことができる
ようにした出力制御回路を供給するものである。
第２図はこの発明の一実施例を示す回路構成図
である。この図において、１１はアツプダウンカ
ウンタで、端子Ａ〜ＤはICの電源であり、例え
ば5Vのコモン側に接続されている。はボロ
ー端子（同時に信号も表す。他の符号についても
同じとする。）、は初期設定端子、CDはカ
ウントダウン入力端子である。１２はパルス発生
回路、１３はカウンタで、パルス発生回路１２の
出力をカウントする、１４は２ビツトバイナリ４
ラインのデコーダで、カウンタ１３の出力値に応
じて制御対象機器を制御するために信号Y0〜Y3
の出力を行う。１５はプログラマブルなメモリ
で、あらかじめ定めたプログラムにより前もつて
種々のデイジタルパターンが書き込まれており、
カウンタ１３の出力値に応じてその中の特定のデ
イジタルパターンを発生する。１６はＲ−Ｓ形の
フリツプフロツプ、１７，１８，１９，２０，２
１は４ライントウ１ライン形のデータセレクタ
で、アツプダウンカウンタ１１に印加する制御の
ために入力信号X0〜X3のうちの１つを選択する
ためのもので、メモリ１５から発生する前記特定
のデイジタルパターンを受けて動作可能となり、
入力信号X0〜X3のいずれかがアツプダウンカウ
ンタ１１に印加され、その信号のパルス数に応じ
てカウントダウンさせる。
である。この図において、１１はアツプダウンカ
ウンタで、端子Ａ〜ＤはICの電源であり、例え
ば5Vのコモン側に接続されている。はボロ
ー端子（同時に信号も表す。他の符号についても
同じとする。）、は初期設定端子、CDはカ
ウントダウン入力端子である。１２はパルス発生
回路、１３はカウンタで、パルス発生回路１２の
出力をカウントする、１４は２ビツトバイナリ４
ラインのデコーダで、カウンタ１３の出力値に応
じて制御対象機器を制御するために信号Y0〜Y3
の出力を行う。１５はプログラマブルなメモリ
で、あらかじめ定めたプログラムにより前もつて
種々のデイジタルパターンが書き込まれており、
カウンタ１３の出力値に応じてその中の特定のデ
イジタルパターンを発生する。１６はＲ−Ｓ形の
フリツプフロツプ、１７，１８，１９，２０，２
１は４ライントウ１ライン形のデータセレクタ
で、アツプダウンカウンタ１１に印加する制御の
ために入力信号X0〜X3のうちの１つを選択する
ためのもので、メモリ１５から発生する前記特定
のデイジタルパターンを受けて動作可能となり、
入力信号X0〜X3のいずれかがアツプダウンカウ
ンタ１１に印加され、その信号のパルス数に応じ
てカウントダウンさせる。
次に、動作について説明する。
スタート信号１０１が入るとフリツプフロツプ
１６のＱ端子がＨとなつて動作可能となり、カゥ
ンタ１３の出力信号Ａ0，Ｂ0がともに“Ｌ”のた
めデコーダ１４のY0出力のみが“Ｈ”出力され
ている状態となる。カウンタ１３の出力信号Ａ0，
Ｂ0はメモリ１５およびデータセレクタ１７の端
子A0，A1，SA，SBにそれぞれ接続されており、
今、メモリ１５のプログラムが端子A0，A1への
アドレス入力に対して端子D0，D1の信号をアド
レスの“Ｈ”、“Ｌ”と同じようにプログラムした
場合は、データセレクタ１７の出力端子Ｙの信号
はデータセレクタ１７の端子D0の信号がそのま
ま出力される状態となり、データセレクタ１７の
出力端子Ｙの信号はアツプダウンカウンタ１１の
カウントダウン入力端子CDに接続されているの
で、入力信号X0の“Ｌ”から“Ｈ”の変化によ
りアツプダウンカウンタ１１はカウントダウンで
使用しているためボロー信号が出力され、
このパルス発生回路１２を通してカウンタ１３は
「１」だけカウントアツプされ、Ａ0→“Ｈ”，Ｂ0
→“Ｌ”となる。したがつて、Y0→“Ｌ”とな
り出力Y1のみ“Ｈ”となる。Ａ0→“Ｈ”，Ｂ0→
“Ｌ”となつたことによりデータセレクタ１７の
出力信号Ｙはデータセレクタ１７の信号D1がそ
のまま出力される状態となり、入力信号X1の
“Ｌ”から“Ｈ”への変化でY1→“Ｌ”，Y2→
“Ｈ”となる。以後は、出力信号Ａ0，Ｂ0の状態
に応じて入力信号X2，X3の“Ｌ”から“Ｈ”へ
の変化により出力信号Y2，Y3が制御できること
になる。そして、ストツプ信号１０２がフリツプ
フロツプ１６に入ると上記の動作は停止する。
１６のＱ端子がＨとなつて動作可能となり、カゥ
ンタ１３の出力信号Ａ0，Ｂ0がともに“Ｌ”のた
めデコーダ１４のY0出力のみが“Ｈ”出力され
ている状態となる。カウンタ１３の出力信号Ａ0，
Ｂ0はメモリ１５およびデータセレクタ１７の端
子A0，A1，SA，SBにそれぞれ接続されており、
今、メモリ１５のプログラムが端子A0，A1への
アドレス入力に対して端子D0，D1の信号をアド
レスの“Ｈ”、“Ｌ”と同じようにプログラムした
場合は、データセレクタ１７の出力端子Ｙの信号
はデータセレクタ１７の端子D0の信号がそのま
ま出力される状態となり、データセレクタ１７の
出力端子Ｙの信号はアツプダウンカウンタ１１の
カウントダウン入力端子CDに接続されているの
で、入力信号X0の“Ｌ”から“Ｈ”の変化によ
りアツプダウンカウンタ１１はカウントダウンで
使用しているためボロー信号が出力され、
このパルス発生回路１２を通してカウンタ１３は
「１」だけカウントアツプされ、Ａ0→“Ｈ”，Ｂ0
→“Ｌ”となる。したがつて、Y0→“Ｌ”とな
り出力Y1のみ“Ｈ”となる。Ａ0→“Ｈ”，Ｂ0→
“Ｌ”となつたことによりデータセレクタ１７の
出力信号Ｙはデータセレクタ１７の信号D1がそ
のまま出力される状態となり、入力信号X1の
“Ｌ”から“Ｈ”への変化でY1→“Ｌ”，Y2→
“Ｈ”となる。以後は、出力信号Ａ0，Ｂ0の状態
に応じて入力信号X2，X3の“Ｌ”から“Ｈ”へ
の変化により出力信号Y2，Y3が制御できること
になる。そして、ストツプ信号１０２がフリツプ
フロツプ１６に入ると上記の動作は停止する。
以上はメモリ１５のプログラムを、入力アドレ
スを決定している出力A0，B0と同じデータを出
力するようにプログラムした場合であるが、メモ
リ１５のプログラムを出力制御に必要な入力信号
であるX0，X1，X2，X3に対応して下記のように
プログラムすれば任意の入力で出力を制御するこ
とが可能になる。
スを決定している出力A0，B0と同じデータを出
力するようにプログラムした場合であるが、メモ
リ１５のプログラムを出力制御に必要な入力信号
であるX0，X1，X2，X3に対応して下記のように
プログラムすれば任意の入力で出力を制御するこ
とが可能になる。
すなわち、カウンタ１３の出力Ａ0，Ｂ0がメモ
リ１５の端子A0，A1に接続されているため、メ
モリ１５のアドレスである「A0，A1」の「１，
１」に対して、メモリ１５のデータ出力の端子
D0，D1が「１，１」となるようにメモリ１５を
プログラムした場合、データセレクタ１７はカウ
ンタ１３の出力Ａ0，Ｂ0に接続されているので、
データセレクタ１７の端子D3の入力がデータセ
レクタ１７の出力端子Ｙに出る様になつている状
態で、端子D3に接続されているデータセレクタ
２１の端子SA，SBが「１，１」なので、入力信
号X3の信号の変化がデータセレクタ２１の出力
端子Ｙを通してデータセレクタ１７の端子D3に
伝送される。
リ１５の端子A0，A1に接続されているため、メ
モリ１５のアドレスである「A0，A1」の「１，
１」に対して、メモリ１５のデータ出力の端子
D0，D1が「１，１」となるようにメモリ１５を
プログラムした場合、データセレクタ１７はカウ
ンタ１３の出力Ａ0，Ｂ0に接続されているので、
データセレクタ１７の端子D3の入力がデータセ
レクタ１７の出力端子Ｙに出る様になつている状
態で、端子D3に接続されているデータセレクタ
２１の端子SA，SBが「１，１」なので、入力信
号X3の信号の変化がデータセレクタ２１の出力
端子Ｙを通してデータセレクタ１７の端子D3に
伝送される。
このようにメモリ１５の端子A0，A1と、端子
D0，D1が同じになるようにプログラムすれば、
データセレクタ１７の端子D0，D1，D2，D3に入
力信号X0，X1，X2，X3をデータセレクタ１８〜
２１を通さずに直接接続したのと同じにすること
ができる。
D0，D1が同じになるようにプログラムすれば、
データセレクタ１７の端子D0，D1，D2，D3に入
力信号X0，X1，X2，X3をデータセレクタ１８〜
２１を通さずに直接接続したのと同じにすること
ができる。
また、メモリ１５の端子A0，A1に対して端子
D0，D1を、例えばA0，A1が「０，０」の時に
D0，D1が「１，０」となるようにプログラムす
れば、データセレクタ１７の端子D0には、デー
タセレクタ１８から入力信号X1が伝達される。
D0，D1を、例えばA0，A1が「０，０」の時に
D0，D1が「１，０」となるようにプログラムす
れば、データセレクタ１７の端子D0には、デー
タセレクタ１８から入力信号X1が伝達される。
このときA0，A1の「０，０」に対し、D0，D1
を「０，１」とすれば同じく入力信号X2が伝達
される。
を「０，１」とすれば同じく入力信号X2が伝達
される。
また、A0，A1の「０，０」に対し、D0，D1を
「１，１」とすれば同期にして入力信号X3が伝達
される。
「１，１」とすれば同期にして入力信号X3が伝達
される。
同様に、A0，A1が「１，０」の時に、D0，D1
を「０，０」，「１，０」「０，１」「１，１」にな
るようにプログラムすれば、データセレクタ１７
の端子D1には、それぞれ入力信号X0，X1，X2，
X3が接続されたのと同様になる。
を「０，０」，「１，０」「０，１」「１，１」にな
るようにプログラムすれば、データセレクタ１７
の端子D1には、それぞれ入力信号X0，X1，X2，
X3が接続されたのと同様になる。
ところで、普通、出力制御回路は出力点数、入
力点数が決定されて回路構成されているので、必
要な出力点数および入力点数だけ第２図の回路構
成で用意すればメモリ１５のプログラム変更によ
り出力制御を決定する入力を任意に変更できる出
力制御回路が実現できる。
力点数が決定されて回路構成されているので、必
要な出力点数および入力点数だけ第２図の回路構
成で用意すればメモリ１５のプログラム変更によ
り出力制御を決定する入力を任意に変更できる出
力制御回路が実現できる。
このような出力制御装置を使用すれば機械の動
作の変更に対してハード的な入力信号の配線を変
更することでなく、プログラマブルなメモリのデ
ータの変更のみで対応できる。
作の変更に対してハード的な入力信号の配線を変
更することでなく、プログラマブルなメモリのデ
ータの変更のみで対応できる。
以上詳細に説明したようにこの発明は、デコー
ダを制御するカウンタの出力であらかじめ定めた
メモリの出力を呼び出し、次の判断を行うように
したので、入力の自動設定ができる利点がある。
ダを制御するカウンタの出力であらかじめ定めた
メモリの出力を呼び出し、次の判断を行うように
したので、入力の自動設定ができる利点がある。
第１図は従来の出力制御回路を示すブロツク
図、第２図はこの発明の一実施例を示す回路図で
ある。 図中、１１はアツプダウンカウンタ、１２はパ
ルス発生回路、１３はカウンタ、１４はデコー
ダ、１５はメモリ、１６はフリツプフロツプ、１
７，１８，１９，２０，２１はデータセレクタで
ある。
図、第２図はこの発明の一実施例を示す回路図で
ある。 図中、１１はアツプダウンカウンタ、１２はパ
ルス発生回路、１３はカウンタ、１４はデコー
ダ、１５はメモリ、１６はフリツプフロツプ、１
７，１８，１９，２０，２１はデータセレクタで
ある。
Claims (1)
- １ 入力信号で制御されるアツプダウンカウンタ
と、このアツプダウンカウンタの出力で動作しパ
ルスを出力するパルス発生回路と、このパルス発
生回路の出力をカウントするカウンタと、このカ
ウンタの出力値に応じて制御対象機器を制御する
ための信号の出力を行うデコーダを有し、さら
に、前記カウンタの出力値に応じあらかじめ定め
たプログラムにより前もつて書き込んだ種々のデ
イジタルパターンのうち、特定のデイジタルパタ
ーンを発生するメモリと、このメモリからの前記
特定のデイジタルパターンを受けて動作可能とな
り前記アツプダウンカウンタに入力信号を加える
データセレクタとを具備したことを特徴とする出
力制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20695283A JPH0249577B2 (ja) | 1983-11-02 | 1983-11-02 | Shutsuryokuseigyokairo |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20695283A JPH0249577B2 (ja) | 1983-11-02 | 1983-11-02 | Shutsuryokuseigyokairo |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6098725A JPS6098725A (ja) | 1985-06-01 |
| JPH0249577B2 true JPH0249577B2 (ja) | 1990-10-30 |
Family
ID=16531735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20695283A Expired - Lifetime JPH0249577B2 (ja) | 1983-11-02 | 1983-11-02 | Shutsuryokuseigyokairo |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0249577B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0580077U (ja) * | 1992-03-30 | 1993-10-29 | 日本電気ホームエレクトロニクス株式会社 | リモコン待機電源回路 |
-
1983
- 1983-11-02 JP JP20695283A patent/JPH0249577B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0580077U (ja) * | 1992-03-30 | 1993-10-29 | 日本電気ホームエレクトロニクス株式会社 | リモコン待機電源回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6098725A (ja) | 1985-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4028560A (en) | Contact bounce transient pulse circuit eliminator | |
| JP2643146B2 (ja) | マイクロコンピュータのクロック生成回路 | |
| JPH0114739B2 (ja) | ||
| JPS634151B2 (ja) | ||
| US4979172A (en) | Microcomputer | |
| JPH0249577B2 (ja) | Shutsuryokuseigyokairo | |
| CA2022586A1 (en) | Scan converter control circuit having memories and address generator for generating zigzag address signal supplied to the memories | |
| JPS638493B2 (ja) | ||
| JP3612190B2 (ja) | 外部ピンを用いた多種類のテストモード設定方法及びその回路、該回路を有する装置 | |
| JPH033200A (ja) | 半導体記憶装置 | |
| JPS59140514A (ja) | 位置決めパタ−ン制御装置 | |
| SU1280449A2 (ru) | Программатор дл записи информации в полупроводниковые элементы пам ти | |
| JP2867480B2 (ja) | メモリ切替回路 | |
| JPS61147324A (ja) | クロツク制御回路 | |
| JPS605492A (ja) | 半導体メモリ装置のアドレスバツフア回路 | |
| JPS60128717A (ja) | 集積回路装置 | |
| KR950003378Y1 (ko) | 인터페이스 회로 | |
| JP3619629B2 (ja) | メモリのアクセス時間の制御装置 | |
| JPH02280263A (ja) | マイクロプロセッサ | |
| JP2767794B2 (ja) | マイクロコンピュータ | |
| JP3051937B2 (ja) | 可変計数パルス信号発生装置 | |
| JPS6359167B2 (ja) | ||
| JPH045292B2 (ja) | ||
| JPH0353342A (ja) | テストモード設定回路 | |
| JPH0776784B2 (ja) | 試験パタ−ン発生器 |