JPH02501253A - 解離された窒化アルミニウムセラミックによる誘起金属化処理 - Google Patents

解離された窒化アルミニウムセラミックによる誘起金属化処理

Info

Publication number
JPH02501253A
JPH02501253A JP63507973A JP50797388A JPH02501253A JP H02501253 A JPH02501253 A JP H02501253A JP 63507973 A JP63507973 A JP 63507973A JP 50797388 A JP50797388 A JP 50797388A JP H02501253 A JPH02501253 A JP H02501253A
Authority
JP
Japan
Prior art keywords
substrate
conductive
laser energy
metal
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63507973A
Other languages
English (en)
Inventor
ルート,ランドルフ・イー
ブウ,サン・テイ
Original Assignee
ヒューズ・エアクラフト・カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヒューズ・エアクラフト・カンパニー filed Critical ヒューズ・エアクラフト・カンパニー
Publication of JPH02501253A publication Critical patent/JPH02501253A/ja
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/0072—Heat treatment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/009—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone characterised by the material treated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/105—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by conversion of non-conductive material on or in the support into conductive material, e.g. by using an energy beam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/095—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2111/00—Mortars, concrete or artificial stone or mixtures to prepare them, characterised by specific function, property or use
    • C04B2111/00474—Uses not provided for elsewhere in C04B2111/00
    • C04B2111/00844—Uses not provided for elsewhere in C04B2111/00 for electronic applications
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1136—Conversion of insulating material into conductive material, e.g. by pyrolysis
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Laser Beam Processing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 解離された窒化アルミニウムセラミックによる誘起金属化処理 [発明の背景] この発明は、非導電性基体上の導電性回路の形成に関するものであり、特に導電 性回路をその上に形成するために窒化アルミニウムセラミック基体または絶縁層 の局部的部分を選択的に解離するための技術に関するものである。
ハイブリッドマイクロ回路としても知られているハイブリッド回路構造は個々の 分離した回路装置の相互接続およびパッケージを備え、回路素子を支持するため に1以上の非導電性セラミック基体または層を備え、それはマイクロ回路の両側 に設けられることができる。回路素子の接続のために走る導体は基体またはその 次の層の表面に形成され、金属化された貫通通路がセラミック基体の両側上の回 路の相互接続または居間を接続するために設けられてもよい。
接続のために走る導体は、例えば厚膜スクリーン印刷または薄膜金属化技術によ って形成されることができ、貫通通路金属化は厚膜スクリーン印刷によって形成 されることができる。しかしながら、よく知られているようにこのような技術は 時間がかかり、多くの工程を必要とする。例えば厚膜スクリーン印刷法はシリク スクリーンの処理および使用ならびに導電性ペーストの適用が必要であり、一方 薄膜金属化技術は蒸気付着、マスクおよびエツチングが必要である。
さらに、よく知られている技術により形成された導電路について考えなければな らないことは、抵抗値を減少させるための抵抗体のトリミングができないことで ある。一般的に現在の技術による抵抗体のトリミングは抵抗値を増加させること しかできない。
[発明の概要] それ放卵導電性セラミックまたは絶縁層上に導電性回路を形成する簡単な方法を 提供することは有効である。
厚膜および薄膜金属化処理を避けて非導電性セラミック基体または絶縁層上に導 電性回路を形成する方法を提供することは別の利益を与える。
導電材料をそれに適用することを避けて非導電性セラミック基体または絶縁層上 に導電性回路を形成する方法を提供することも有効である。
抵抗値を減少させる抵抗体のトリミングを可能にして非導電性セラミック基体ま たは絶縁層上に導電性回路を形成する方法を提供することはさらに別の利点を与 える。
絶縁層または金属非導電性基体を通る貫通通路を金属化する方法を提供すること はさらに別の利点を与える。
以上およびその他の効果および特徴は、金属成分を有し、レーザエネルギの供給 によってセラミック基体に接着される解離された金属を与える構成成分に解離さ れることのできる非導電性セラミック基体を与える工程を含む金属非導電性基体 または絶縁層上に導電性回路を形成する方法によって与えられる。非導電性セラ ミック基体の表面の予め定められた区域に与えられたレーザエネルギはその予定 された区域に解離した導体を与える。
この発明の別の観点によれば、非導電性セラミック基体にレーザエネルギを与え ることによって金属化したスルーホールが形成され、解離した金属がスルーホー ルの内面上に形成される。
この発明のさらに別の別の観点によれば、2個の金属化した区域の間に導電的に 結合された厚膜または薄膜抵抗をトリミングして抵抗値を低下させることが可能 になる。レーザエネルギは厚膜または薄膜抵抗の一部分および予め定められたパ ターンで金属非導電性セラミック基体の一部分に供給されて連続的に解離された 金属導体を提供し、この金属導体は厚膜または薄膜抵抗を通過し、2個の導電性 金属化区域の一つに導電的に接続される。
[図面の簡単な説明] 開示された発明の利点および特徴は添附図面を参考にした以下の詳細な説明から 当業者には容易に認識されるであろう。
第1図は、この発明の方法を適用する導電性構造の概略図である。
第2図は、抵抗値を減少させるように抵抗をトリミングするこの発明の方法を適 用する導電性構造の概略図である。
第3図は、この発明の方法を適用する金属被覆スルーホールの概略図である。
[詳細な説明] 以下の詳細な説明および各図面において同様の素子には同じ参照記号が付されて いる。
第1図を参照すると、ハイブリッド回路の、例えば窒化アルミニウムセラミック 基体のような非導電性セラミック基体または絶縁層11の平面図が示されている 。基体11上には回路装置13が取付けられ、さらにその周縁に分布して接続パ ッド15、17.19.21を備えている。接続パッド15.17.19.21 は導体配線23と同様に既知の厚膜または薄膜金属化技術によって金属化されて いる。周知の技術によってワイヤボンド25が回路装置13の端子と接続パッド 15.17.19.21および導体配線23との間の接続に使用されている。
第1図の窒化アルミニウムセラミック基体11はさらに接続パッド27.29お よび導体配線31.33を有している。これらの接続パッドおよび導体配線27 .29.31.33は窒化アルミニウムセラミック基体11に接着された解離さ れたアルミニウムで構成される。このような解離されたアルミニウムの接続パッ ドおよび導体配線はセラミック基体11の領域にレーザエネルギを供給すること によって形成され、そこにそのような接続パッドおよび導体配線27.29.3 1.33が形成される。例として、レーザエネルギはイツトリウム・アルミニウ ム・ガーネット(YAG)レーザまたは2酸化炭素(CO2)レーザによって供 給されることができる。レーザビームは制御されて基体からアルミニウムが解離 されるべき区域を走査し、それによって金属化された接続パッドおよび導体配線 27.29.31゜33が形成される。幅0.001インチ程度の非常に微細な 配線が得られる。これは通常の処理技術によって形成されるマイクロ回路よりも 大きな回路密度を有するマイクロ回路の形成を可能にする。
特定の例について説明すると、YAGレーザは次のパラメータで接続パッドおよ び導体配線27.29.31.33を形成するために使用することができる。
装置 ESI44型YAGレーザ 電力設定 14.5アンペア パルス率 2000パルス/秒 速度 4mm/秒 開示された解離処理の特にすぐれている点は、他の金属化部分が例えば厚膜また は薄膜技術によってすでに形成された後に特定の位置を金属化することができる ことである。したがって、ここに示された解離処理はすでに製造された回路また は原型回路に接続パッドおよび導体配線を追加するのに使用することができる利 点がある。
特定の位置を金属化することができることを利用した応用の例が第2図に示され ている。第2図には薄膜抵抗113がその上に形成された例えば窒化アルミニウ ムセラミック基体111が示されている。薄膜抵抗113は2個の導体パッド1 15゜117間に結合された状態で示されている。U形の解離アルミニウム導体 119が導体パッド115から伸び出て導体パッド115から離れた位置で薄膜 抵抗113を横断している。この解離アルミニウム導体119によって、薄膜抵 抗113の抵抗値はもとの抵抗値に比較して減少される。何故ならば解離アルミ ニウム導体119と導体パッド115との間の抵抗材料は実効的に短絡されるか らである。したがって解離処理は抵抗値を減少させるための抵抗のトリミングに 使用されることができる。
従来ハイブリッドマイクロ回路中に形成された厚膜または薄膜抵抗の抵抗値を減 少させる処理は通常の抵抗トリミング技術によっては不可能であった。
抵抗はまたレーザを使用してそれらの値を増加するようなトリミングもできるこ とを理解すべきである。これは一般にU形(Uの脚は抵抗の縁にある)に抵抗の 一部をレーザを使用して切断することによって行われる。このような切断は抵抗 材料の量を実効的に減少させる。
第3図を参照すると、この発明の金属解離処理のさらに別の利用が示されている 。スルーホール213が例えばレーザによって窒化アルミニウムセラミック基体 211中に形成される。
レーザエネルギにより解離されたアルミニウムがスルーホール213の内面およ びその開口の周囲に形成される。したがって導電性のスルーホールが従来知られ ている方法のようにセラミック基体211中に最初に孔を形成してからその孔を 金属化することなく形成される。この方法により形成されたスルーホールは窒化 アルミニウムセラミック基体または絶縁層の両側の回路を接続するのに使用され ることができる。
以上、従来の厚膜または薄膜金属化技術を使用せずに、迅速に、容易に解離され た金属導体を形成することができることを含めて多くの利点および特徴を有する 金属解離処理法が説明された。さらに、示された金属解離処理法は抵抗値を減少 させるような抵抗のトリミング法を与える。また解離処理法はレーザによって孔 を形成することによって簡単に金属化したスルーホールを生成するのに利用され ることができる。
この方法は、金属化層を相互接続する表面層を処理し、直接導体ラインを描き、 金属化された貫通通路を形成するためにレーザのプログラムによりスルーホール を介して金属化することを可能にする。この方法は他の金属化技術が接続パッド または抵抗その他を形成するのに使用される前、または後に行われることができ る。この発明の処理方法を使用することによって、著しい処理速度の増加が得ら れ、面倒でコストのかかるスクリーン印刷および付着、エツチングおよびマスク 処理が必要なくなる。またこの発明を使用して抵抗値を減少させる抵抗トリミン グを行うことが可能である。
以上この発明の特定の実施例について説明し、図示したが、当業者には以下の請 求の範囲に記載されたこの発明の技術的範囲を逸脱することなくそれに対する各 種の変形変更が可能であることは明白であろう。特にこの発明の実施例として窒 化アルミニウムが示されているが、この発明は窒化アルミニウムの基体または絶 縁層に限定されるものではなく、ここで説明したように解離するその他の非導電 性材料も含まれるものである。
国際調査報告 m*S、I呻−^−IllIImIIII−PCT/υS羽102E−i+SA  24407

Claims (13)

    【特許請求の範囲】
  1. 1.金属成分を有し、レーザエネルギの供給によってセラミック基体に結合され た解離された金属を与えるようにその構成成分に解離することのできる非導電性 セラミック基体を準備し、 この非導電性セラミック基体の表面の予め定められた区域にレーザエネルギを供 給してこの予め定められた区域に解離された金属導体を形成する工程を具備する ことを特徴とするセラミック基体上に導電性要素を形成する方法。
  2. 2.非導電性セラミック基体を準備する工程において、窒化アルミニウムセラミ ック基体が準備される請求の範囲1記載の方法。
  3. 3.レーザエネルギを供給する工程はYAGレーザによつて与えられるレーザエ ネルギを供給する工程を含んでいる請求の範囲1記載の方法。
  4. 4.レーザエネルギを供給する工程は2酸化炭素レーザによつて与えられるレー ザエネルギを供給する工程を含んでいる請求の範囲1記載の方法。
  5. 5.レーザエネルギを供給する工程はセラミック基体中にスルーホールを形成す るために前記基体にレーザエネルギを供給する工程を含み、それによつて解離さ れた金属がスルーホールの内側に形成される請求の範囲1記載の方法。
  6. 6.金属成分を有し、レーザエネルギの供給によつてセラミック基体に結合され た解離された金属を与えるようにその構成成分に解離することのできる非導電性 セラミック基体を準備し、 この非導電性セラミック基体の表面に2個以上の導電性金属化区域を形成し、 2個の前記導電性金属化区域間の前記非導電性基体の表面に厚膜または薄膜抵抗 を形成し、 厚膜または薄膜抵抗の一部および金属化された非導電性セラミック基体の一部に 予め定められたパターンでレーザエネルギを供給して前記厚膜または薄膜抵抗を 通過して2個の前記導電性金属化区域の一つに導電的に接続される連続した解離 された金属導体を形成する工程とを具備することを特徴とするセラミック基体上 に導電性要素を形成する方法。
  7. 7.非導電性セラミック基体を準備する工程において、窒化アルミニウムセラミ ック基体が準備される請求の範囲6記載の方法。
  8. 8.レーザエネルギを供給する工程はYAGレーザによつて与えられるレーザエ ネルギを供給する工程を含んでいる請求の範囲6記載の方法。
  9. 9.レーザエネルギを供給する工程は2酸化炭素レーザによつて与えられるレー ザエネルギを供給する工程を含んでいる請求の範囲6記載の方法。
  10. 10.前記予め定められたパターンは直線的な部分を含み、それは厚膜または薄 膜抵抗を通過して延在し、さらに前記2個の導電性金属化区域の一つに端部が接 続された直線的な部分を含んでいる請求の範囲6記載の方法。
  11. 11.レーザエネルギの供給によって非導電性基体または絶縁層に再結合される 金属成分に解離することのできる金属成分を有する非導電性基体または絶縁層を 準備し、前記基体または絶縁層の表面の予め定められた区域にレーザエネルギを 供給して前記基体または絶縁層から前記金属成分を解離し、 前記予め定められた区域から前記レーザエネルギを除去して前記基体または絶縁 層の表面に前記金属成分を再結合させ、前記再結合される金属成分は前記表面上 に導電性金属化区域を形成する工程を具備することを特徴とするハイブリッドマ イクロ回路の非導電性基体または絶縁層上またはそれを貫通する導電性金属を形 成する方法。
  12. 12.前記導電性金属の予め定められた区域間に厚膜または薄膜抵抗を形成し、 抵抗値を減少させるためその一部を短絡させるように前記抵抗の下の前記基体ま たは絶縁層の表面にレーザエネルギを供給し、および除去する工程を含む請求の 範囲11記載の方法。
  13. 13.レーザエネルギの供給によつてその構成成分に解離する金属成分を有する 非導電性基体または絶縁層を準備し、前記金属成分は前記レーザエネルギの除去 されたとき前記基体または絶縁層に再結合され、 前記基体または絶縁層の表面の予め定められた部分を解離して前記基体または絶 縁層上またはそれを貫通する解離された金属導体を含む導電性金属を形成する工 程を具備することを特徴とするハイブリッドマイクロ回路の非導電性基体または 絶縁層上またはそれを貫通する導電性金属を形成する方法。
JP63507973A 1987-09-14 1988-07-29 解離された窒化アルミニウムセラミックによる誘起金属化処理 Pending JPH02501253A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US9608387A 1987-09-14 1987-09-14
US096,083 1987-09-14

Publications (1)

Publication Number Publication Date
JPH02501253A true JPH02501253A (ja) 1990-04-26

Family

ID=22255201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63507973A Pending JPH02501253A (ja) 1987-09-14 1988-07-29 解離された窒化アルミニウムセラミックによる誘起金属化処理

Country Status (4)

Country Link
JP (1) JPH02501253A (ja)
KR (1) KR890702417A (ja)
IL (1) IL87417A0 (ja)
WO (1) WO1989002697A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9148956B2 (en) 2012-04-27 2015-09-29 Seiko Epson Corporation Base substrate, electronic device, and method of manufacturing base substrate

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3942472A1 (de) * 1989-12-22 1991-06-27 Asea Brown Boveri Beschichtungsverfahren
DE4342258A1 (de) * 1993-12-10 1995-06-14 Resma Gmbh Verfahren zur Erzeugung elektrisch leitender Bereiche an keramischen Werkstücken
DE4401612A1 (de) * 1994-01-20 1995-07-27 Resma Gmbh Verfahren und Vorrichtung zur Erzeugung elektrisch leitender Bereiche auf Metallverbindungen enthaltenden isolierenden Keramikwerkstücken
US20040061232A1 (en) 2002-09-27 2004-04-01 Medtronic Minimed, Inc. Multilayer substrate
US8003513B2 (en) 2002-09-27 2011-08-23 Medtronic Minimed, Inc. Multilayer circuit devices and manufacturing methods using electroplated sacrificial structures
US7138330B2 (en) * 2002-09-27 2006-11-21 Medtronic Minimed, Inc. High reliability multilayer circuit substrates and methods for their formation
DE102006017630A1 (de) * 2006-04-12 2007-10-18 Lpkf Laser & Electronics Ag Verfahren zur Herstellung einer Leiterbahnstruktur sowie eine derart hergestellte Leiterbahnstruktur
EP1845170A3 (de) * 2006-04-12 2007-11-21 LPKF Laser & Electronics AG Verfahren zur Herstellung einer Leiterbahnstruktur sowie eine derart hergestellte Leiterbahnstruktur
DE102016200062B4 (de) * 2016-01-06 2023-08-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Ausbildung elektrisch leitender Durchkontaktierungen in keramischen Schaltungsträgern
CN112420300A (zh) * 2020-11-11 2021-02-26 昆山丰景拓电子有限公司 一种新型电阻及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3256109A (en) * 1962-12-20 1966-06-14 Berger Carl Metal formation within a substrate
GB1251451A (ja) * 1969-03-19 1971-10-27
DE3103986A1 (de) * 1981-02-05 1982-09-09 Reiner Dipl.-Phys. 8011 Vaterstetten Szepan Verfahren zur herstellung von bohrloechern zur durchkontaktierung in elektronischen leiterplatten
JPS62136897A (ja) * 1985-12-11 1987-06-19 株式会社東芝 セラミツク回路基板の製造方法
US4691091A (en) * 1985-12-31 1987-09-01 At&T Technologies Direct writing of conductive patterns

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9148956B2 (en) 2012-04-27 2015-09-29 Seiko Epson Corporation Base substrate, electronic device, and method of manufacturing base substrate

Also Published As

Publication number Publication date
KR890702417A (ko) 1989-12-23
IL87417A0 (en) 1989-01-31
WO1989002697A1 (en) 1989-03-23

Similar Documents

Publication Publication Date Title
US5369881A (en) Method of forming circuit wiring pattern
US5104480A (en) Direct patterning of metals over a thermally inefficient surface using a laser
US3786172A (en) Printed circuit board method and apparatus
EP0227371B1 (en) Ceramic substrates and methods of manufacturing same
JPS6367329B2 (ja)
WO1989002697A1 (en) Induced metallization process by way of dissociating aluminum nitride ceramic
EP1713312A3 (en) Method of manufacturing printed writing board
US3850711A (en) Method of forming printed circuit
DE3377454D1 (en) Method and apparatus for the selective and self-adjusting deposition of metal layers and application of this method
JP2717200B2 (ja) 電子部品搭載用基板におけるオーバーレイめっきの形成方法
US4898805A (en) Method for fabricating hybrid integrated circuit
JPH10163002A (ja) チップ型電子部品とその製造方法
JPH02125497A (ja) 印刷配線基板
JPH02125493A (ja) 印刷回路基板の選択的メッキ方法
JP2002329950A (ja) プリント回路基板に電解メッキを施す方法
JPH03110886A (ja) ハイブリッド回路、特にハイブリッド電源回路用の導電線路を製造する方法
JPH0327588A (ja) 回路基板の製造方法
JPH05267818A (ja) 回路パターンの形成方法
JPH08264953A (ja) 多層プリント配線板の配線形成方法
JPS62296595A (ja) 印刷配線回路板の選択めつき方法
JPS6457695A (en) Hybrid integrated circuit
JPS59951A (ja) チツプキヤリア搭載基板の2層配線構造
JPS59153891A (ja) 印刷基板導体への部分めつき形成方法
JPH05335710A (ja) 混成集積回路
JPH06342983A (ja) 多層配線基板