JPH06342983A - 多層配線基板 - Google Patents
多層配線基板Info
- Publication number
- JPH06342983A JPH06342983A JP13037993A JP13037993A JPH06342983A JP H06342983 A JPH06342983 A JP H06342983A JP 13037993 A JP13037993 A JP 13037993A JP 13037993 A JP13037993 A JP 13037993A JP H06342983 A JPH06342983 A JP H06342983A
- Authority
- JP
- Japan
- Prior art keywords
- layer pattern
- surface layer
- wiring board
- multilayer wiring
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
- H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 メッキ工程を必要とすることなく異なる層の
パターン同志を導通し得る多層配線基板を提供すること
を目的とする。 【構成】 表層パターン１，４と内層パターン２，３、
及び表層パターン１，４同志の導通を、印刷により貫通
孔５ａ〜５ｄ，６ａ，６ｂに充填した導電性ペースト７
ａ〜７ｄ，８ａで確保するようにしたものである。
パターン同志を導通し得る多層配線基板を提供すること
を目的とする。 【構成】 表層パターン１，４と内層パターン２，３、
及び表層パターン１，４同志の導通を、印刷により貫通
孔５ａ〜５ｄ，６ａ，６ｂに充填した導電性ペースト７
ａ〜７ｄ，８ａで確保するようにしたものである。
Description
【０００１】
【産業上の利用分野】本発明は多層配線基板に関し、特
にパターンの層数がより多いものに適用して有用なもの
である。
にパターンの層数がより多いものに適用して有用なもの
である。
【０００２】
【従来の技術】電子機器の機能の高度化，複雑化に伴な
い１素子内での電極数の増加や、同一パッケージ内での
多数の素子の組合せが必要になってくる。このため、最
近ではプリント基板も多層化が進められている。
い１素子内での電極数の増加や、同一パッケージ内での
多数の素子の組合せが必要になってくる。このため、最
近ではプリント基板も多層化が進められている。
【０００３】従来技術における多層配線基板において
は、表層パターンと内層パターンとを導通する場合等、
異なる層のパターン同志を導通する場合には、表層から
所定の層に向かって設けた貫通孔にスルーホールメッキ
を施したバイアホール（導通のみのスルーホール）を形
成している。
は、表層パターンと内層パターンとを導通する場合等、
異なる層のパターン同志を導通する場合には、表層から
所定の層に向かって設けた貫通孔にスルーホールメッキ
を施したバイアホール（導通のみのスルーホール）を形
成している。
【０００４】
【発明が解決しようとする課題】上述の如く従来技術に
おいては、異なる層のパターン同志の導通は、スルーホ
ールメッキを有するバイアホールにより得ているため、
多層配線基板の製造工程においてメッキ工程が必要とな
る。このメッキ工程に要する設備、特に電気設備は大嵩
のものであるため、生産設備が大形となるばかりでな
く、メッキ工程が必要であるために工程も複雑になると
いう問題を有する。
おいては、異なる層のパターン同志の導通は、スルーホ
ールメッキを有するバイアホールにより得ているため、
多層配線基板の製造工程においてメッキ工程が必要とな
る。このメッキ工程に要する設備、特に電気設備は大嵩
のものであるため、生産設備が大形となるばかりでな
く、メッキ工程が必要であるために工程も複雑になると
いう問題を有する。
【０００５】本発明は、上記従来技術に鑑み、メッキ工
程を必要とすることなく異なる層のパターン同志を導通
し得る多層配線基板を提供することを目的とする。
程を必要とすることなく異なる層のパターン同志を導通
し得る多層配線基板を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成する本発
明の構成は、三層以上のパターンを形成した多層配線基
板において、表層パターンと内層パターン及び表層パタ
ーン同志の導通を確保するための貫通孔に印刷により導
電性ペーストを充填したことを特徴とする。
明の構成は、三層以上のパターンを形成した多層配線基
板において、表層パターンと内層パターン及び表層パタ
ーン同志の導通を確保するための貫通孔に印刷により導
電性ペーストを充填したことを特徴とする。
【０００７】
【作用】上記構成の本発明によれば表層パターン同志及
び表層パターンと内層パターンとは導電性ペーストによ
り導通が確保される。
び表層パターンと内層パターンとは導電性ペーストによ
り導通が確保される。
【０００８】
【実施例】以下本発明の実施例を図面に基づき詳細に説
明する。
明する。
【０００９】図１に示すように、本実施例に係る多層配
線基板Ｉは表層パターン１，４及び内層パターン２，３
を有する四層の基板であり、表層パターン１と内層パタ
ーン２とは印刷により貫通孔５ａ，５ｂに充填した導電
性ペースト７ａ，７ｂで、また表層パターン４と内層パ
ターン３、及び表層パターン１，４同志は同様に貫通孔
５ｃ，５ｄ，６ａに充填した導電性ペースト７ｃ，７
ｄ，８ａによりそれぞれ導通してある。このときの導電
性ペースト７ａ〜７ｄ，８ａとしては銀パラジウムもし
くは銅のペーストが好適である。
線基板Ｉは表層パターン１，４及び内層パターン２，３
を有する四層の基板であり、表層パターン１と内層パタ
ーン２とは印刷により貫通孔５ａ，５ｂに充填した導電
性ペースト７ａ，７ｂで、また表層パターン４と内層パ
ターン３、及び表層パターン１，４同志は同様に貫通孔
５ｃ，５ｄ，６ａに充填した導電性ペースト７ｃ，７
ｄ，８ａによりそれぞれ導通してある。このときの導電
性ペースト７ａ〜７ｄ，８ａとしては銀パラジウムもし
くは銅のペーストが好適である。
【００１０】図２は上記多層配線基板Ｉの作製時の各工
程の態様を示す断面図である。同図に基づき多層配線基
板Ｉの作製方法を説明する。
程の態様を示す断面図である。同図に基づき多層配線基
板Ｉの作製方法を説明する。
【００１１】図２（ａ）に示すように、基板１１，１２
の両面に導電層１３，１４，１５，１６を形成する。同
図中、１７はプリプレグ材である。
の両面に導電層１３，１４，１５，１６を形成する。同
図中、１７はプリプレグ材である。
【００１２】図２（ｂ）に示すように、導電層１３，１
４，１５，１６を所定のパターンにそれぞれエッチング
することにより表層パターン１，内層パターン２，内層
パターン３及び表層パターン４を形成する。
４，１５，１６を所定のパターンにそれぞれエッチング
することにより表層パターン１，内層パターン２，内層
パターン３及び表層パターン４を形成する。
【００１３】図２（ｃ）に示すように、表層パターン
１，基板１１及び内層パターン２を貫通する貫通孔５
ａ，５ｂと、内層パターン３，基板１２及び外層パター
ン４を貫通する貫通孔５ｃ，５ｄとを形成する。
１，基板１１及び内層パターン２を貫通する貫通孔５
ａ，５ｂと、内層パターン３，基板１２及び外層パター
ン４を貫通する貫通孔５ｃ，５ｄとを形成する。
【００１４】図２（ｄ）に示すように、貫通孔５ａ，５
ｂ及び貫通孔５ｃ，５ｄに印刷によりそれぞれ導電性ペ
ースト７ａ，７ｂ及び導電性ペースト７ｃ，７ｄを充填
する。このとき、本実施例では全ての貫通孔５ａ〜５ｄ
に導電性ペースト７ａ〜７ｄを充填したが、この充填は
貫通孔５ａ〜５ｄを適宜選択して行なうこともできる。
ｂ及び貫通孔５ｃ，５ｄに印刷によりそれぞれ導電性ペ
ースト７ａ，７ｂ及び導電性ペースト７ｃ，７ｄを充填
する。このとき、本実施例では全ての貫通孔５ａ〜５ｄ
に導電性ペースト７ａ〜７ｄを充填したが、この充填は
貫通孔５ａ〜５ｄを適宜選択して行なうこともできる。
【００１５】図２（ｅ）に示すように、プリプレグ材１
７を中央に挾んで基板１１，１２を積層して四層多層配
線基板を形成する。
７を中央に挾んで基板１１，１２を積層して四層多層配
線基板を形成する。
【００１６】図２（ｆ）に示すように、表層パターン
１，基板１１，内層パターン２，プリプレグ材１７，内
層パターン３，基板１２及び表層パターン４を貫通する
貫通孔６ａ，６ｂを形成する。
１，基板１１，内層パターン２，プリプレグ材１７，内
層パターン３，基板１２及び表層パターン４を貫通する
貫通孔６ａ，６ｂを形成する。
【００１７】図２（ｇ）に示すように、貫通孔６ａに印
刷により導電性ペースト８ａを選択的に充填し、貫通孔
６ｂはそのままにしておく。
刷により導電性ペースト８ａを選択的に充填し、貫通孔
６ｂはそのままにしておく。
【００１８】図２（ｈ）に示すように、表層パターン
１，４から突出している導電性ペースト７ａ〜７ｄ及び
８ａを研摩して表層パターン１，４と面一になるように
加工する。すなわち、図３（ａ）に拡大して示すよう
に、図２（ｇ）の工程では突出している導電性ペースト
７ａ〜７ｄ及び８ａを、図３（ｂ）に拡大して示すよう
に、図２（ｈ）の工程で面一に研摩する。これは、導電
性ペースト７ａ〜７ｄ及び８ａ上に電子部品をハンダ付
けしたり、ランドを形成する場合の便宜に供するためで
ある。この場合、図３（ｃ）に拡大して示すように、貫
通孔５ａ〜５ｄ及び６ａよりも大きめに印刷し、図２
（ｇ）の工程では貫通孔５ａ〜５ｄ及び６ａの両端から
さらに表面に突出している導電ペースト７ａ〜７ｄ及び
８ａを図３（ｄ）に拡大して示すように、図２（ｈ）の
工程で面一に研磨しても良い。
１，４から突出している導電性ペースト７ａ〜７ｄ及び
８ａを研摩して表層パターン１，４と面一になるように
加工する。すなわち、図３（ａ）に拡大して示すよう
に、図２（ｇ）の工程では突出している導電性ペースト
７ａ〜７ｄ及び８ａを、図３（ｂ）に拡大して示すよう
に、図２（ｈ）の工程で面一に研摩する。これは、導電
性ペースト７ａ〜７ｄ及び８ａ上に電子部品をハンダ付
けしたり、ランドを形成する場合の便宜に供するためで
ある。この場合、図３（ｃ）に拡大して示すように、貫
通孔５ａ〜５ｄ及び６ａよりも大きめに印刷し、図２
（ｇ）の工程では貫通孔５ａ〜５ｄ及び６ａの両端から
さらに表面に突出している導電ペースト７ａ〜７ｄ及び
８ａを図３（ｄ）に拡大して示すように、図２（ｈ）の
工程で面一に研磨しても良い。
【００１９】最終的には導電性ペースト７ａ〜７ｄ及び
８ａを熱により硬化させる。かくして表層パターン１と
内層パターン２、表層パターン４と内層パターン３及び
表層パターン１，４同志は導電性ペースト７ａ〜７ｄ及
び８ａにより導通される。なお、図２（ｅ）に示す積層
工程で黒化処理をした場合には表層パターン１，４の黒
化剥離を行なう。この黒化処理とはプリプレグ材１７と
の接着性を良くするために表面を乱す処理である。
８ａを熱により硬化させる。かくして表層パターン１と
内層パターン２、表層パターン４と内層パターン３及び
表層パターン１，４同志は導電性ペースト７ａ〜７ｄ及
び８ａにより導通される。なお、図２（ｅ）に示す積層
工程で黒化処理をした場合には表層パターン１，４の黒
化剥離を行なう。この黒化処理とはプリプレグ材１７と
の接着性を良くするために表面を乱す処理である。
【００２０】
【発明の効果】以上実施例とともに具体的に説明したよ
うに、本発明によればメッキ処理工程を除去することが
でき、印刷工程のみで各層間の導通をとることができる
ので、生産設備が簡単になり、コストの低廉化も達成し
得る。
うに、本発明によればメッキ処理工程を除去することが
でき、印刷工程のみで各層間の導通をとることができる
ので、生産設備が簡単になり、コストの低廉化も達成し
得る。
【図１】本発明の実施例を示す断面図である。
【図２】上記実施例の作製時の各工程の態様を示す断面
図である。
図である。
【図３】図２（ｇ），（ｈ）の一部を拡大して示す拡大
断面図である。
断面図である。
１，４ 表層パターン ２，３ 内層パターン ５ａ，５ｂ，５ｃ，５ｄ，６ａ，６ｂ 貫通孔 ７ａ，７ｂ，７ｃ，７ｄ，８ａ 導電性ペースト
Claims (1)
- 【請求項１】 三層以上のパターンを形成した多層配線
基板において、表層パターンと内層パターン及び表層パ
ターン同志の導通を確保するための貫通孔に印刷により
導電性ペーストを充填したことを特徴とする多層配線基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13037993A JPH06342983A (ja) | 1993-06-01 | 1993-06-01 | 多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13037993A JPH06342983A (ja) | 1993-06-01 | 1993-06-01 | 多層配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06342983A true JPH06342983A (ja) | 1994-12-13 |
Family
ID=15032938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13037993A Pending JPH06342983A (ja) | 1993-06-01 | 1993-06-01 | 多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06342983A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011228727A (ja) * | 2011-06-10 | 2011-11-10 | Kyocera Corp | 配線基板、並びにその配線基板を備えた電子装置およびプローブカード |
-
1993
- 1993-06-01 JP JP13037993A patent/JPH06342983A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011228727A (ja) * | 2011-06-10 | 2011-11-10 | Kyocera Corp | 配線基板、並びにその配線基板を備えた電子装置およびプローブカード |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080250634A1 (en) | Multi-layer board manufacturing method thereof | |
| US20090229862A1 (en) | Multilayer printed wiring board and method of manufacturing the same | |
| US9844136B2 (en) | Printed circuit boards having profiled conductive layer and methods of manufacturing same | |
| JP2549393B2 (ja) | 回路基板の製造方法 | |
| US6586687B2 (en) | Printed wiring board with high density inner layer structure | |
| JP2741238B2 (ja) | フレキシブルプリント配線板及びその製造方法 | |
| JP3575783B2 (ja) | プリント配線板およびその製造方法 | |
| EP0572232A2 (en) | A multilayer printed circuit board and method for manufacturing same | |
| JPH0492496A (ja) | プリント基板の製造方法と電子部品の実装方法 | |
| JPH10261854A (ja) | プリント配線板及びその製造方法 | |
| JPH11274734A (ja) | 電子回路装置およびその製造方法 | |
| JP2001257476A (ja) | 多層配線基板及びその製造方法 | |
| JPH02237142A (ja) | 半導体搭載用基板の製造方法 | |
| JPH06204664A (ja) | 多層化基板 | |
| JP2001284809A (ja) | 多層回路基板および、その製造方法 | |
| JPH0739258Y2 (ja) | 基板のエッジにおける端子構造 | |
| JP4529614B2 (ja) | プリント配線板の製造方法 | |
| JPH0758456A (ja) | セラミック回路基板の製造方法 | |
| JPH03255691A (ja) | プリント配線板 | |
| JPH0143877Y2 (ja) | ||
| JP2000058987A (ja) | 回路基板 | |
| JPH0799376A (ja) | プリント配線基板 | |
| JPH01194500A (ja) | 多層配線基板 | |
| JPH1027962A (ja) | 多層配線板の製造方法 | |
| JPH04322490A (ja) | 多層金属ベース基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000606 |