JPH0251299B2 - - Google Patents

Info

Publication number
JPH0251299B2
JPH0251299B2 JP58142745A JP14274583A JPH0251299B2 JP H0251299 B2 JPH0251299 B2 JP H0251299B2 JP 58142745 A JP58142745 A JP 58142745A JP 14274583 A JP14274583 A JP 14274583A JP H0251299 B2 JPH0251299 B2 JP H0251299B2
Authority
JP
Japan
Prior art keywords
frequency
phase
frequency signal
output
outputs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58142745A
Other languages
Japanese (ja)
Other versions
JPS6033737A (en
Inventor
Eiichi Tokuyama
Mitsuhiro Iida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ISHIKAWA KOGYO KOTO SENMON GATSUKO
Original Assignee
ISHIKAWA KOGYO KOTO SENMON GATSUKO
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ISHIKAWA KOGYO KOTO SENMON GATSUKO filed Critical ISHIKAWA KOGYO KOTO SENMON GATSUKO
Priority to JP58142745A priority Critical patent/JPS6033737A/en
Publication of JPS6033737A publication Critical patent/JPS6033737A/en
Publication of JPH0251299B2 publication Critical patent/JPH0251299B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B21/00Generation of oscillations by combining unmodulated signals of different frequencies
    • H03B21/01Generation of oscillations by combining unmodulated signals of different frequencies by beating unmodulated signals of different frequencies
    • H03B21/02Generation of oscillations by combining unmodulated signals of different frequencies by beating unmodulated signals of different frequencies by plural beating, i.e. for frequency synthesis ; Beating in combination with multiplication or division of frequency

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】 本発明は、周波数シンセサイザに関し、特に、
位相同期回路PLL(Phase Locked Loop)を用
いた周波数シンセサイザ(ゼネラルカバー受信機
用発振器およびスペクトラムアナライザを含む。)
に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a frequency synthesizer, in particular:
Frequency synthesizer using phase locked loop (PLL) (including general cover receiver oscillator and spectrum analyzer)
Regarding.

従来、第1図a〜dにそれぞれ示すように、位
相同期回路PLLを用いた各種の周波数シンセサ
イザが提案されていて、これらのシンセサイザ
は、いずれも基準周波数iのN倍の周波数N・i
を作ることができるが、基準周波数iの間隔でし
か、周波数の制御が行なえないという問題点があ
る。
Conventionally, various frequency synthesizers using a phase-locked circuit PLL have been proposed, as shown in FIGS.
However, there is a problem in that the frequency can only be controlled at intervals of the reference frequency i.

第1図a〜d中の符号aは基準周波数発振器
(OSC)を示しており、bは位相比較器(φ/
D)、cはローパスフイルタ(LPF)、dは電圧
制御発振器(VCO)、eは分周器(1/N,1/
M)、e′はプリスケーラ(1/p)、gは周波数倍
率器(×M)、hは周波数混合器(ミキサ)、iは
局部周波数発振器(局発)をそれぞれ示してい
る。
Symbol a in Figures 1a to d indicates the reference frequency oscillator (OSC), and b indicates the phase comparator (φ/
D), c is a low pass filter (LPF), d is a voltage controlled oscillator (VCO), e is a frequency divider (1/N, 1/
M), e' is a prescaler (1/p), g is a frequency multiplier (xM), h is a frequency mixer (mixer), and i is a local frequency oscillator (local oscillator).

そこで、基準周波数iを下げれば細かい周波数
間隔で制御することができる。
Therefore, if the reference frequency i is lowered, control can be performed at finer frequency intervals.

しかしながら、周波数を急に変化させたい場合
には、応答速度が問題となるので、基準発振周波
数はなるべく高くとらなければならず、基準周波
数を低くしたいという要望と応答速度を速くした
いという要望とが相反するものとなる。
However, if you want to change the frequency suddenly, the response speed becomes an issue, so the reference oscillation frequency must be set as high as possible, and the desire to lower the reference frequency and the desire to increase the response speed are compatible. It becomes contradictory.

従来の他のシンセサイザでは、第2図に示すよ
うに、発振器(OSC)aからの基準周波数を10K
Hzとし、微小ステツプを作るために電圧制御発振
器dの出力を1/1000の分周器eを使い10Hzステ
ツプを得るものも考えられ、この場合、1/N分
周器eのNを400〜499とすれば、その出力は、
4.00〜4.99KHzとなる。
In other conventional synthesizers, the reference frequency from the oscillator (OSC) a is set to 10K, as shown in Figure 2.
Hz, and in order to create minute steps, it is possible to obtain a 10Hz step by using a 1/1000 frequency divider e for the output of the voltage controlled oscillator d. In this case, N of the 1/N frequency divider e should be set to 400~ 499, the output is
It will be 4.00~4.99KHz.

しかし、このままでは出力の周波数は非常に低
いので、高い周波数のシンセサイザに使用するこ
とは困難である。
However, as it is, the output frequency is very low, so it is difficult to use it in a high frequency synthesizer.

そこで、例えば、10Hz,100Hzの単位の発振を
受け持つ周波数混合器jと、1KHz,10KHzの単
位の発振を受け持つ周波数混合器jと、100KHz,
1MHz,10MHzの単位の発振を受け持つ周波数混
合器jとをそれぞれ使つて所望の周波数を得てい
るが、第3図に示すように、周波数混合器jから
の出力は、(12)と(12)という2つの
周波数が出てくる。
Therefore, for example, a frequency mixer j that handles oscillations in units of 10Hz and 100Hz, a frequency mixer j that handles oscillations in units of 1KHz and 10KHz, and a frequency mixer j that handles oscillations in units of 1KHz and 10KHz, and
The desired frequency is obtained using a frequency mixer j that handles oscillations in units of 1MHz and 10MHz, respectively.As shown in Figure 3, the output from frequency mixer j is ( 1 + 2 ). Two frequencies ( 12 ) appear.

高い基準発振周波数のPLLを使い微小ステツ
プを得る場合では、その出力は上述の例のよう
に、低い周波数となつてしまい(12)と(1
2)とが接近してしまう。
When obtaining minute steps using a PLL with a high reference oscillation frequency, the output will be at a low frequency as in the example above, resulting in ( 1 + 2 ) and ( 1
−2 ) become close to each other.

従つて、出力にフイルタを接続しなければなら
なくなり、フイルタのカツトオフ周波数の調整も
難しく、複雑となるという欠点がある。
Therefore, it is necessary to connect a filter to the output, and it is difficult and complicated to adjust the cut-off frequency of the filter.

本発明は、このような問題点を解決しようとす
るもので、広帯域周波数シンセサイザ等の微小ス
テツプ変化を簡素な構成で実現し、しかも、低コ
スト化をはかれるようにした、周波数シンセサイ
ザを提供することを目的とする。
The present invention aims to solve these problems and provides a frequency synthesizer, such as a wideband frequency synthesizer, that can realize minute step changes with a simple configuration and that can reduce costs. With the goal.

このため、本発明の周波数シンセサイザは、基
準周波数信号を出力する基準周波数発振器と、同
基準周波数発振器からの基準周波数信号を受けて
同じ周波数、かつ、相互に位相差が90゜である2
つの基準周波数信号を出力する位相変換器とをそ
なえ、微小ステツプ周波数信号を出力する微小ス
テツプ周波数信号発生器と、同微小ステツプ周波
数信号発生器からのステツプ周波数信号を受けて
同じ周波数、かつ、相互に位相差が90゜である2
つのステツプ周波数信号を出力する遅延回路と、
同遅延回路からの各ステツプ周波数信号をそれぞ
れ受けて正弦波信号を出力する第1および第2の
フイルタと、上記基準周波数信号のうち位相の進
んだものと上記正弦波信号のうち位相の遅いもの
とを受けて変調を行なう第1の平衡変調器と、上
記基準周波数信号のうち位相の遅いものと上記正
弦波信号のうち位相の進んだものとを受けて変調
を行なう第2の平衡変調器とが設けられるととも
に、上記の第1および第2の変調器の出力端が出
力端子にそれぞれ接続していることを特徴として
いる。
For this reason, the frequency synthesizer of the present invention has a reference frequency oscillator that outputs a reference frequency signal, and a frequency synthesizer that receives the reference frequency signal from the reference frequency oscillator and has the same frequency and a phase difference of 90 degrees.
It is equipped with a phase converter that outputs two reference frequency signals, a microstep frequency signal generator that outputs a microstep frequency signal, and a microstep frequency signal generator that receives step frequency signals from the microstep frequency signal generator to generate the same frequency and mutual 2 where the phase difference is 90°
a delay circuit that outputs two step frequency signals;
first and second filters each receiving each step frequency signal from the delay circuit and outputting a sine wave signal; one of the reference frequency signals with an advanced phase and one of the sine wave signals with a slow phase; a first balanced modulator that receives and performs modulation, and a second balanced modulator that receives and modulates a slower phase of the reference frequency signal and an advanced phase of the sine wave signal. and the output ends of the first and second modulators are connected to the output terminals, respectively.

一般に、周波数を合成するために周波数混合回
路が使用されるが、通常の混合回路ではイメージ
周波数、入力周波数の漏れなど、目的以外の周波
数が生ずるので純粋な出力を得ることができな
い。特に、イメージ周波数が接近していれば除去
するのが困難である。
Generally, a frequency mixing circuit is used to synthesize frequencies, but with a normal mixing circuit, unintended frequencies such as image frequencies and leakage of input frequencies occur, making it impossible to obtain a pure output. In particular, if the image frequencies are close to each other, it is difficult to remove them.

これを改善するために、本発明の周波数シンセ
サイザでは、前述のごとく周波数混合に第1およ
び第2の平衡変調器(平衡変調回路)と位相変換
器(位相シフト回路)とを用いるようにしてい
る。
In order to improve this, the frequency synthesizer of the present invention uses first and second balanced modulators (balanced modulation circuit) and a phase converter (phase shift circuit) for frequency mixing as described above. .

そして、上記第1および第2の平衡変調器は、
それぞれの平衡型の特性により、入力周波数の漏
れをキヤンセルすることができる。
The first and second balanced modulators are
The balanced characteristics of each can cancel input frequency leakage.

また、単に1つの平衡変調器のみではイメージ
周波数を生ずるので、これを除去するために、本
発明の周波数シンセサイザでは、もう1つの平衡
変調器と位相変換器とを追加してイメージ周波数
を打ち消したのであり、これにより、出力には目
的とする周波数が高純度で得られるようになる。
Furthermore, since only one balanced modulator produces an image frequency, in order to eliminate this, the frequency synthesizer of the present invention adds another balanced modulator and a phase converter to cancel out the image frequency. This allows the output to have the desired frequency with high purity.

上述の2つの平衡変調器の出力の和は、微小ス
テツプ周波数とステツプ周波数との合成出力であ
り、イメージ周波数をキヤンセルした高純度の単
一周波数となる。
The sum of the outputs of the two balanced modulators described above is a composite output of the minute step frequency and the step frequency, and becomes a highly pure single frequency with the image frequency canceled.

なお、本明細書における基準周波数とは、各ス
テツプ周波数発生回路の基として使用される周波
数のことである。
Note that the reference frequency in this specification refers to a frequency used as a base for each step frequency generation circuit.

微小ステツプ周波数シンセサイザを作るには、
複数の周波数の混合が必要であり、その混合回路
を改善したのが本発明である。
To make a microstep frequency synthesizer,
It is necessary to mix a plurality of frequencies, and the present invention improves the mixing circuit.

なお、平衡変調器は、入力周波数1および2
対して出力周波数1212を得る回路であ
り、入力に対して平衡をとつているので、入力周
波数の漏れが少ない。
Note that a balanced modulator is a circuit that obtains output frequencies 1 - 2 and 1 + 2 for input frequencies 1 and 2 , and since the inputs are balanced, there is little leakage of input frequencies.

以下、図面により本発明の実施例について説明
すると、第4図は本発明の第1実施例としての周
波数シンセサイザの要部を示すブロツク図であ
り、第5〜10図は本発明の第2実施例としての
周波数シンセサイザの具体例を示すもので、第
5,6図はそれぞれ本発明の具体例のブロツク図
および電気回路図、第7,8図はそれぞれの
PLLサブブロツクのブロツク図および電気回路
図、第9,10図はそれぞれのPLLメインブロ
ツクのブロツク図および電気回路図である。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 4 is a block diagram showing the main parts of a frequency synthesizer as a first embodiment of the present invention, and FIGS. 5 to 10 are block diagrams of a second embodiment of the present invention. This shows a specific example of a frequency synthesizer as an example. Figures 5 and 6 are block diagrams and electrical circuit diagrams of the specific example of the present invention, respectively, and Figures 7 and 8 are respective diagrams of the specific example of the present invention.
9 and 10 are block diagrams and electrical circuit diagrams of the PLL main blocks, respectively.

第4図に示すように、第1実施例では、基準周
波数発振器1が設けられており、この発振器1か
らの基準周波数1(=10MHz)は、位相変換器2
で互いに90゜の位相差をもつ電圧v1とv1′とに変換
され、平衡変調器3a,3bへ送られる。
As shown in FIG. 4, in the first embodiment, a reference frequency oscillator 1 is provided, and the reference frequency 1 (=10MHz) from this oscillator 1 is transmitted to the phase converter 2.
are converted into voltages v 1 and v 1 ' having a phase difference of 90° from each other, and sent to balanced modulators 3a and 3b.

また、微小ステツプ周波数信号発生器としての
10KHzステツプ用シンセサイザ4が設けられてい
て、このシンセサイザ4からの周波数2(=4.00
〜4.99MHz)の出力は、1/250分周器5を介し
て遅延回路としてのD−フリツプフロツプ6a,
6bへ供給され、このD−フリツプフロツプ6
a,6bで位相差を90゜にされた信号は、フイル
タ7a,7bを介して、各電圧v2,v2′となつて、そ
れぞれ平衡変調器(第2の変調器)3bおよび平
衡変調器(第1の変調器)3aへ送られるように
なつている。
It can also be used as a minute step frequency signal generator.
A 10KHz step synthesizer 4 is provided, and the frequency 2 (=4.00
~4.99MHz) is passed through a 1/250 frequency divider 5 to a D-flip-flop 6a as a delay circuit.
6b, this D-flip-flop 6
The signals with a phase difference of 90° in a and 6b pass through filters 7a and 7b and become voltages v 2 and v 2 ', respectively, and are sent to a balanced modulator (second modulator) 3b and a balanced modulator, respectively. The signal is sent to the modulator (first modulator) 3a.

各電圧v1とv1′との90゜の位相差および各電圧v2
v2′との90゜の位相差により次式が成り立つ。
90° phase difference between each voltage v 1 and v 1 ′ and each voltage v 2 ,
The following equation holds due to the 90° phase difference with v 2 ′.

v1=V1cosω1t v1′=V1cos(ω1t+π/2) =V1sinω1t v2=V2cosω2t v2′=V2cos(ω2t+π/2) =V2sinω2t これらの各電圧は、平衡変調器3a,3bに入
り、その出力は、 vB=v1×v2′=V1cosω1t・ V2sinω2t vB′=v1′×v2=V1sinω1t・ V2cosω2t となる。
v 1 =V 1 cosω 1 t v 1 ′=V 1 cos(ω 1 t+π/2) =V 1 sinω 1 t v 2 =V 2 cosω 2 t v 2 ′=V 2 cos(ω 2 t+π/2) =V 2 sinω 2 t Each of these voltages enters the balanced modulators 3a and 3b, and the output thereof is v B =v 1 ×v 2 ′=V 1 cosω 1 t・V 2 sinω 2 t v B ′=v 1 ′× v 2 =V 1 sinω 1 t・V 2 cosω 2 t.

これらの信号は、平衡変調器3a,3bの出力
側の連結により、合成されて、 v=vB+vB′ =V1V2cosω1t・sinω2t +V1V2sinω1t・cosω2t =V1V2sin(ω1+ω2)t となる。
These signals are combined by connecting the output sides of the balanced modulators 3a and 3b, and v=v B +v B ′ =V 1 V 2 cosω 1 t・sinω 2 t +V 1 V 2 sinω 1 t・cosω 2 t =V 1 V 2 sin(ω 12 )t.

この式からわかるように、位相推移方式
(Phase Shift Network)により、(ω1+ω2)の
成分のみ、すなわち上側波帯のみ現れることとな
る。
As can be seen from this equation, only the (ω 12 ) component, that is, the upper sideband, appears due to the phase shift network.

ここでは、1=ω1/2π=10MHz,2 =ω2/2π=4.00KHz〜4.99KHzと設定されてい
るので、出力として(12)=10.00400MHz〜
10.00499MHzが得られることとなる。
Here, 1 = ω 1 /2π = 10MHz, 2 = ω 2 /2π = 4.00KHz ~ 4.99KHz, so the output is ( 1 + 2 ) = 10.00400MHz ~
10.00499MHz will be obtained.

なお、基準周波数1と微小ステツプ周波数2
の差の周波数(12)=9.99600MHz〜9.99501M
Hzは、上述の構成により、全く現われない。
In addition, the frequency of the difference between reference frequency 1 and minute step frequency 2 ( 12 ) = 9.99600MHz to 9.99501M
Hz does not appear at all due to the above configuration.

第5〜10図に示すように、第2実施例では、
各図の端子T1〜T12が相互に接続するようになつ
ており、第5〜10図中、第1〜4図と同じ符号
はほぼ同様のものを示す。
As shown in FIGS. 5 to 10, in the second embodiment,
Terminals T 1 to T 12 in each figure are connected to each other, and in FIGS. 5 to 10, the same reference numerals as in FIGS. 1 to 4 indicate substantially the same components.

周波数シンセサイザブロツクは、第5,6図に
示すように、端子T1〜T3,T7により、各周波数
の入力および出力を行なう。
As shown in FIGS. 5 and 6, the frequency synthesizer block inputs and outputs each frequency through terminals T 1 -T 3 and T 7 .

端子T1:PLLサブブロツクより4.00〜4.99KHz入
力 端子T2:端子T1からの入力と、90゜の位相差を持
つ4.00〜4.99KHz入力 端子T3:PLLサブブロツクより400〜499KHz入
力 端子T7:30.00000〜30.09999MHz出力で、PLLメ
インブロツクのミキサーへ行く なお、第5図中の符号7cはローパスフイルタ
(LPF)を示しており、8は増幅器(AMP)、9
は周波数混合器(MIX)、10はバンドパスフイル
タ(BPF)を示している。
Terminal T 1 : 4.00 to 4.99KHz input terminal from PLL sub-block T 2 : 4.00 to 4.99KHz input terminal with a phase difference of 90 degrees from the input from terminal T 1 T 3 : 400 to 499KHz input terminal from PLL sub-block T 7 : 30.00000~30.09999MHz output, goes to mixer of PLL main block. In addition, symbol 7c in Fig. 5 indicates a low pass filter (LPF), 8 indicates an amplifier (AMP), and 9
indicates a frequency mixer (MIX), and 10 indicates a bandpass filter (BPF).

PLLサブブロツクは、第7,8図に示すよう
に、端子T1〜T6により、各周波数の入出力およ
び周波数設定用BCD(2進化10進数)入力を行な
う。
As shown in FIGS. 7 and 8, the PLL sub-block performs input/output of each frequency and BCD (binary coded decimal) input for frequency setting through terminals T1 to T6 .

端子T1:4.00〜4.99KHzの出力(10Hzステツプ) 端子T2:端子T1からの入力と90゜の位相差をもつ
4.00〜4.99KHzの出力(10Hzステツプ) 端子T3:400〜499KHzの出力(1KHzステツプ) 端子T4:周波数設定(0〜99KHz)を行なうた
めの2桁のBCDの入力 端子T5:周波数設定(0〜990KHz)を行なうた
めの2桁のBCDの入力 端子T6:基準発振(40KHz)を入力 なお、第7図中の符号5′は分周器を示してお
り、11は位相比較器、12は分周器、13はロ
ーパスフイルタ(LPF)、14は電圧制御発振器
(VCO)を示している。
Terminal T 1 : Output from 4.00 to 4.99KHz (10Hz step) Terminal T 2 : Has a phase difference of 90° from the input from terminal T 1
4.00~4.99KHz output (10Hz step) Terminal T3 : 400~499KHz output (1KHz step) Terminal T4 : 2-digit BCD input terminal for frequency setting (0~99KHz) T5 : Frequency setting (0 to 990KHz) 2-digit BCD input terminal T6 : Input reference oscillation (40KHz) In addition, the symbol 5' in Fig. 7 indicates a frequency divider, and 11 indicates a phase comparator. , 12 is a frequency divider, 13 is a low pass filter (LPF), and 14 is a voltage controlled oscillator (VCO).

PLLメインブロツクは、第9,10図に示す
ように、最終的出力となる基準発振器4があり、
この発振器4により総合性能が決まる。
As shown in Figs. 9 and 10, the PLL main block has a reference oscillator 4 which is the final output.
This oscillator 4 determines the overall performance.

端子T6:PLLサブブロツクに40KHzの基準発振
が供給 端子T8:周波数設定(0〜9.9MHz)を行なうた
めの2桁のBCDで入力 端子T9:周波数設定(50,60,70MHz)の切り
換え 端子T10:最終出力(50.00000〜79.99999MHz,
4Vp-p) 端子T11:VCOの切り換え(ここに9Vを加える
と発振する。) 端子T12:VCO切り換え(ここに9Vを加えると
発振する) なお、第9図中の符号15はレベル変換器、1
6は緩衝増幅器をそれぞれ示している。
Terminal T 6 : 40KHz reference oscillation is supplied to the PLL sub-block Terminal T 8 : 2-digit BCD input terminal for setting the frequency (0 to 9.9MHz) T 9 : Switching the frequency setting (50, 60, 70MHz) Terminal T 10 : Final output (50.00000~79.99999MHz,
4V pp ) Terminal T 11 : VCO switching (If 9V is applied here, it will oscillate.) Terminal T 12 : VCO switching (If 9V is applied here, it will oscillate.) In addition, code 15 in Figure 9 is a level converter. ,1
6 indicates a buffer amplifier, respectively.

このように、第2実施例では、端子T10から広
帯域に亘る微小ステツプの周波数(50.00000〜
79.99999MHz)を得ることができ、第2実施例で
の他の作用効果は、第1実施例とほぼ同様であ
る。
In this way, in the second embodiment, the minute step frequency (50.00000~
79.99999MHz), and the other effects of the second embodiment are almost the same as those of the first embodiment.

なお、本発明の周波数シンセサイザは、周波数
シンセサイザの応用機器の他に、その周波数を調
整して、中間周波数が50MHzの受信機の局部発振
として使用すれば、受信周波数は0〜30MHzのい
わゆるゼネラルカバー受信機ができる。
The frequency synthesizer of the present invention can be used as a frequency synthesizer application device, and if the frequency is adjusted and used as a local oscillator for a receiver with an intermediate frequency of 50 MHz, the frequency synthesizer of the present invention can provide a so-called general coverage of the receiving frequency of 0 to 30 MHz. A receiver can be created.

さらに、周波数コントロールにマイクロコンピ
ユータを使用すれば、番組予約などやサーチ機
能、あらゆる放送局の自動呼び出しなどができ、
送信機と組み合わせたりすると、無人の無線局も
可能である。
Furthermore, by using a microcomputer for frequency control, you can make program reservations, search functions, and automatically call up all kinds of broadcast stations.
When combined with a transmitter, an unmanned radio station is also possible.

また、周波数シンセサイザを使用することによ
り、キースイツチをおすだけで使用できるスペク
トラムアナライザができる。
Furthermore, by using a frequency synthesizer, a spectrum analyzer can be created that can be used by simply pressing a key switch.

以上詳述したように、本発明の周波数シンセサ
イザによれば、基準周波数信号を出力する基準周
波数発振器と、同基準周波数発振器からの基準周
波数信号を受けて同じ周波数、かつ、相互に位相
差が90゜である2つの基準周波数信号を出力する
位相変換器とをそなえ、微小ステツプ周波数信号
を出力する微小ステツプ周波数信号発生器と、同
微小ステツプ周波数信号発生器からのステツプ周
波数信号を受けて同じ周波数、かつ、相互に位相
差が90゜である2つのステツプ周波数信号を出力
する遅延回路と、同遅延回路からの各ステツプ周
波数信号をそれぞれ受けて正弦波信号を出力する
第1および第2のフイルタと、上記基準周波数信
号のうち位相の進んだものと上記正弦波信号のう
ち位相の遅いものとを受けて変調を行なう第1の
平衡変調器と、上記基準周波数信号のうち位相の
遅いものと上記正弦波信号のうち位相の進んだも
のとを受けて変調を行なう第2の平衡変調器とが
設けられるとともに、上記の第1および第2の平
衡変調器の出力端が出力端子にそれぞれ接続して
いるという簡素な構成で、次のような効果ないし
利点を得ることができる。
As described in detail above, according to the frequency synthesizer of the present invention, there is a reference frequency oscillator that outputs a reference frequency signal, and a reference frequency signal received from the reference frequency oscillator has the same frequency and a phase difference of 90 degrees. It is equipped with a phase converter that outputs two reference frequency signals of .degree., a microstep frequency signal generator that outputs a microstep frequency signal, and a step frequency signal that receives a step frequency signal from the microstep frequency signal generator and outputs a microstep frequency signal of the same frequency. and a delay circuit that outputs two step frequency signals with a phase difference of 90 degrees from each other, and first and second filters that receive each step frequency signal from the delay circuit and output a sine wave signal. a first balanced modulator that receives and modulates a phase-advanced one of the reference frequency signals and a slow-phase one of the sine wave signals; a second balanced modulator that receives and modulates the phase-advanced one of the sine wave signals, and the output ends of the first and second balanced modulators are connected to the output terminals, respectively. With this simple configuration, the following effects and advantages can be obtained.

(1) 合成周波数のうち周波数(12)の成分が
現われないので、微小ステツプ周波数2はかな
り低い周波数に設定することができる。
(1) Since the component of frequency ( 12 ) does not appear in the composite frequency, minute step frequency 2 can be set to a fairly low frequency.

(2) 電圧制御発振器の周波数は、比較的低い周波
数を使えるので、回路にCMOSタイプのICを
使うことができ、消費電力を少くすることがで
き、回路も高周波数用の部品を使わなくてもよ
いので、小型化、低価格化が可能となる。
(2) Since the frequency of the voltage controlled oscillator can be relatively low, a CMOS type IC can be used in the circuit, reducing power consumption, and the circuit does not need high-frequency components. This makes it possible to reduce the size and cost.

(3) 高価で調整のむずかしいフイルタを必要とし
ないので、この点からも小型化、低価格化が可
能となる。
(3) Since there is no need for expensive and difficult-to-adjust filters, miniaturization and cost reduction are also possible.

(4) 基準周波数を低くするとともに、応答速度を
速くすることができる。
(4) The reference frequency can be lowered and the response speed can be increased.

(5) 2つの平衡変調器と位相変調器とが用いられ
るので、イメージ周波数が除去され、出力には
目的とする周波数が高純度で得られるようにな
る。
(5) Since two balanced modulators and a phase modulator are used, the image frequency is removed and the desired frequency can be obtained with high purity in the output.

【図面の簡単な説明】[Brief explanation of drawings]

第1図a〜dおよび第2図のいずれも従来の位
相同期回路PLLを用いた周波数シンセサイザの
ブロツク図、第3図は周波数混合器を示すもの
で、第4図は本発明の第1実施例としての周波数
シンセサイザの要部を示すブロツク図であり、第
5〜10図は本発明の第2実施例としての周波数
シンセサイザの具体例を示すもので、第5,6図
はそれぞれ本発明の部分に関するブロツク図およ
び電気回路図、第7,8図はそれぞれそのPLL
サブブロツクのブロツク図および電気回路図、第
9,10図はそれぞれPLLメインブロツクのブ
ロツク図および電気回路図である。 1……基準周波数発振器(OSC)、2……位相
変換器、3a……第1の変調器としての平衡変調
器、3b……第2の変調器としての平衡変調器、
4……微小ステツプ周波数信号発生器としての
10KHzステツプ用シンセサイザ、5,5′……
1/250分周器、6a,6b……遅延回路として
のD−フリツプフロツプ、7a……第1のフイル
タ(LPF)、7b……第2のフイルタ(LPF)、
7c……ローパスフイルタ、8……増幅器、9…
…周波数混合器(MIX)、10……バンドパスフ
イルタ(BPF)、11……位相比較器、12……
分周器、13……ローパスフイルタ(LPF)、1
4……電圧制御発振器(VCO)、15……レベル
変換器、16……緩衝増幅器。
Figures 1a to d and Figure 2 are all block diagrams of a frequency synthesizer using a conventional phase-locked circuit PLL, Figure 3 shows a frequency mixer, and Figure 4 shows the first embodiment of the present invention. FIG. 5 is a block diagram showing the main parts of a frequency synthesizer as an example, and FIGS. 5 to 10 show specific examples of a frequency synthesizer as a second embodiment of the present invention, and FIGS. The block diagram and electrical circuit diagram for the part, Figures 7 and 8 are the PLL respectively.
9 and 10 are the block diagram and electrical circuit diagram of the PLL main block, respectively. 1... Reference frequency oscillator (OSC), 2... Phase converter, 3a... Balanced modulator as a first modulator, 3b... Balanced modulator as a second modulator,
4... As a minute step frequency signal generator
10KHz step synthesizer, 5,5'...
1/250 frequency divider, 6a, 6b...D-flip-flop as a delay circuit, 7a...first filter (LPF), 7b...second filter (LPF),
7c...Low pass filter, 8...Amplifier, 9...
...Frequency mixer (MIX), 10...Band pass filter (BPF), 11...Phase comparator, 12...
Frequency divider, 13...Low pass filter (LPF), 1
4... Voltage controlled oscillator (VCO), 15... Level converter, 16... Buffer amplifier.

Claims (1)

【特許請求の範囲】[Claims] 1 基準周波数信号を出力する基準周波数発振器
と、同基準周波数発振器からの基準周波数信号を
受けて同じ周波数、かつ、相互に位相差が90゜で
ある2つの基準周波数信号を出力する位相変換器
とをそなえ、微少ステツプ周波数信号を出力する
微少ステツプ周波数信号発生器と、同微少ステツ
プ周波数信号発生器からのステツプ周波数信号を
受けて同じ周波数、かつ、相互に位相差が90゜で
ある2つのステツプ周波数信号を出力する遅延回
路と、同遅延回路からの各ステツプ周波数信号を
それぞれ受けて正弦波信号を出力する第1および
第2のフイルタと、上記基準周波数信号のうち位
相の進んだものと上記基準周波数信号のうち位相
の遅いものとを受けて変調を行なう第1の平衡変
調器と、上記基準周波数信号のうち位相の遅いも
のと上記正弦波信号のうち位相の進んだものとを
受けて変調を行なう第2の平衡変調器とが設けら
れるとともに、上記の第1および第2の平衡変調
器の出力端が出力端子にそれぞれ接続しているこ
とを特徴とする、周波数シンセサイザ。
1. A reference frequency oscillator that outputs a reference frequency signal, and a phase converter that receives the reference frequency signal from the reference frequency oscillator and outputs two reference frequency signals of the same frequency and with a phase difference of 90 degrees. A minute step frequency signal generator that outputs a minute step frequency signal, and two steps that receive step frequency signals from the same minute step frequency signal generator and have the same frequency and a phase difference of 90 degrees. a delay circuit that outputs a frequency signal; first and second filters that receive each step frequency signal from the delay circuit and output a sine wave signal; a first balanced modulator that performs modulation in response to a reference frequency signal with a slow phase; a first balanced modulator that receives a slow phase of the reference frequency signal and an advanced phase of the sine wave signal; A frequency synthesizer, characterized in that a second balanced modulator for performing modulation is provided, and output terminals of the first and second balanced modulators are connected to output terminals, respectively.
JP58142745A 1983-08-04 1983-08-04 Frequency synthesizer Granted JPS6033737A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58142745A JPS6033737A (en) 1983-08-04 1983-08-04 Frequency synthesizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58142745A JPS6033737A (en) 1983-08-04 1983-08-04 Frequency synthesizer

Publications (2)

Publication Number Publication Date
JPS6033737A JPS6033737A (en) 1985-02-21
JPH0251299B2 true JPH0251299B2 (en) 1990-11-07

Family

ID=15322585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58142745A Granted JPS6033737A (en) 1983-08-04 1983-08-04 Frequency synthesizer

Country Status (1)

Country Link
JP (1) JPS6033737A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0569198U (en) * 1992-02-26 1993-09-17 株式会社フジクラ Delivery part of slot spacer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0569198U (en) * 1992-02-26 1993-09-17 株式会社フジクラ Delivery part of slot spacer

Also Published As

Publication number Publication date
JPS6033737A (en) 1985-02-21

Similar Documents

Publication Publication Date Title
US5734970A (en) Single oscillator transceiver with multiple frequency converters
JP2526847B2 (en) Digital wireless telephone
JPS623621B2 (en)
JPS6159017B2 (en)
US4097805A (en) Frequency-synthesizer type transceiver
JP2007096694A (en) Fm transmitter
JP2003533932A (en) Radio frequency processing device with dual modulus synthesizer
JPH0251299B2 (en)
JPS6221418B2 (en)
JP2778519B2 (en) FM transceiver
JPH0799448A (en) PLL frequency synthesizer circuit
JPS61103324A (en) Synthesizer circuit of radio communication equipment
JPS5845860B2 (en) modulation circuit
JPS6129590B2 (en)
JPH1041833A (en) Transmitter and communication device
JPS6110375Y2 (en)
JP3148260B2 (en) Wireless communication equipment
JP2000286724A (en) Transmitter configuration method for wireless communication equipment
JPS6384320A (en) Microwave band frequency synthesizer
JP3248453B2 (en) Oscillator
JPH11355138A (en) PLL circuit and wireless communication terminal device using the same
JPH0141250Y2 (en)
JP2829548B2 (en) Local signal generation circuit
JPS6349962Y2 (en)
JPS61111015A (en) Pll frequency synthesizer type tv receiver