JPH0251909A - ディジタルフィルタ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はディジタルフィルタ装置に係り、特にＦＩＲデ
ィジタルフィルタとして構成するのに最適なディジタル
フィルタ装置に関する。

［従来の技術］ ＦＩＲディジタルフィルタは第７図のように構成される
。

すなわち、入力端子３１に入力された入力信号は、遅延
回路３２及び乗算器Ｈ−ｎに入力される。遅延回路３２
の出力信号は遅延回路３３及び乗算器Ｈ−ｎ＋１に入力
される。同様にして、各遅延回路３３．３４．３５．３
６の出力信号は、順次遅延回路３４，３５．３６及び乗
算器Ｈ−ｎ＋２．　Ｈ−１，ト（０、Ｈｎ−１、Ｈｎに
入力される。各乗算器Ｈ−ｎ、ト［−ｎ＋１．　Ｈ−ｎ
＋２．　Ｈ−１，ＨＯ。

Ｈｎ−１、Ｈｎは乗算手段と係数メモリを兼ねる。

各乗算器Ｈ−ｎ、　Ｈ−ｎ＋１．　Ｈ−ｎ＋２．　Ｈ−
１，ＨＯ、Ｈｎ−Ｉ　　Ｈｎの出力信号は加算器３８に
入力され、この加算器３８で加算されて出力端子３９か
ら出力される。

ここで、入力端子３１に入力される信号をＸ（ｎＴ）、
各遅延回路３２．３３．３４．３５．３６の遅延時間を
Ｔとすると、出力信号Ｙ　（ｎＴ）は、 となる。

このような従来のＦＩＲディジタルフィルタにおいて係
数データを求めるには、装置内部に備えた係数メモリか
ら読み出すか、フィルタの仕様にしたがって計算用ソフ
トウェアにより中央演算装置（ｃｐｕ）で算出するよう
にしていた。

装置内部に係数メモリを備えた場合には、例えば第５図
に示すような回路構成を取る。

すなわち、係数メモリ２１にはすべての必要な係数デー
タが記憶されている。キーボード２２で必要なフィルタ
条件と設定してＣＰＵ　２３に入力すると、その条件に
したがい係数メモリ２１から必要な係数データを読み出
し、ＣＰＵ　２３で必要な演算処理をした後に、ディジ
タルフィルタ２４の乗算器Ｈ−ｎ、Ｈ−ｎ＋１．　Ｈ−
ｎ＋２．　Ｈ−１，ＨＯ、Ｈｎ−１、Ｈｎに供給してい
た。

また、計算用ソフトウェアを用いる場合は、第６図に示
すように、キーボード２２の設定条件により、このソフ
トウェアにしたがってＣＰＵ２３で演算処理をして係数
データを求め、ディジタルフィルタ２４の乗算器Ｈ−ｎ
、　Ｈ−ｎ＋１．　Ｈ−ｎ＋２．　Ｈ−１，ＨＯ。

Ｈｎ−１、Ｈｎに供給していた。

［発明が解決しようとする課題］ 従来のディジタルフィルタ装置は、上述したように、装
置内部に係数メモリを有するか、計算用ソフトウェアに
したがって係数データを算出するようにしていた。

しかし、装置内部に係数メモリを備える場合は、膨大な
容量のメモリを必要とし、品位の高いディジタルフィル
タを実現するには極めて高価なものとなってしまう。こ
こで、品位とは理想フィルタと実際に実現するフィルタ
との整合性を指す、すなわち、実現するフィルタがどの
程度理想フィルタに近いかの割合いを指す。

また、計算用ソフトウェアにしたがって係数データを算
出する方法では、係数データの算出に長時間を有し、実
用に耐えなかった。

本発明は、このような従来のディジタルフィルタ装置の
欠点を解消し、比較的小容量のメモリを用いて高品位の
ディジタルフィルタを実現でき。

かつ係数データの計算時間も短時間で済み、また、ハー
ドウェアを用いてもソフトウェアを用いても実現できる
ディジタルフィルタ装置を提供することを目的とする。

［課題を解決するための手段］ 第１図に、本発明の基本的構成図を示す、第１図を参照
しながら本発明の基本的構成を述べる。

本発明のディジタルフィルタ装置は、 基準となる所定の係数データ群を記憶した基準係数デー
タ記憶手段１と、 基準係数データ記憶手段１から所定のデータ間隔で所定
数の係数データを読み出すデータ読み出し手段２と、 ディジタルフィルタの各種特性に対応する定数を記憶し
た定数記憶手段３と、 データ読み出し手段２から読み出した係数データと定数
記憶手段３から読み出した所望のディジタルフィルタの
利得データとを乗算する乗算手段４と、 乗算手段４で前記利得データを乗算されたすべての係数
データを加算する加算手段５と、加算手段５の出力信号
を２倍する２倍手段６と、定数記憶手段３から読み出し
た所望のディジタルフィルタのオフセットデータから２
倍手段６の出力信号を減算する減算手段７と、 乗算手段４から出力される係数データと減算手段７から
出力される係数データとを記憶する係数記憶手段８とを
備えたことを特徴とするものである。

なお、この本発明のディジタルフィルタ装置の構成は、
ハードウェアにより実現しても、ソフトウェアにより実
現してもよい。

［作用］ 本発明のディジタルフィルタ装置は、次のようなＦＩＲ
ディジタルフィルタの周波数特性と係数との間の３点の
関連性を利用したものである。

■ＦＩＲディジタルフィルタが、例えば第２図に示すよ
うな周波数特性を有するとすると、この周波数特性の中
央値ｆＯがｍ倍のＦＩＲディジタルフィルタは、第３図
に示す係数列ａ−ｎ、　ａ−［１，・・・ａ−ｌ、　ａ
Ｏ、ａｌ　、・・・ａｎの数がｎ　／　ｍ個有れば同品
位のディジタルフィルタとして実現できる。つまり、例
えばｆｏ’＝１ｋＨ２，次数１６１次のディジタルフィ
ルタとｆＯ＝２　ｋＨｚ　、次数８１次のディジタルフ
ィルタ、　ｆＯ＝４　　ｋＨ２、次数４１次のディジタ
ルフィルタのフィルタ品位は同じとなる。

すなわち、例えばｆｏ＝１ｋＨ２，次数１６１次のディ
ジタルフィルタの係数データから、ａＯ，ａ２、ａ４・
・・のように１個おきに係数データを抜き収り新たな係
数列を作ってディジタルフィルタを構成すると、このデ
ィジタルフィルタの中心周波数ｆＯは２　ｋＨ２となる
。

なお、ここで品位とは、前述したように、理想フィルタ
と実現するフィルタの整合性を指し、同品位のフィルタ
とは、周波数特性が「相似型である」フィルタを指す。

■あるディジタルフィルタの周波数特性の任意の点の利
得を変化させると、その係数列ａｏ　、　ａｌ　。

・・・ａｎは、第４図に示すように、各係数データのレ
ベルが比例向に変化する。したがって、周波数特性の利
得を変化させる場合には、ある係数データを特定してお
けば、他の係数データは演算処理により求めることがで
きる。この場合、特定する係数データとしては、通常係
数列中の最小値などが選ばれる。

■ＦＩＲディジタルフィルタの直流利得は次式で表わせ
る。

Ｇ（ＤＣ）＝王、ａ　ｉ したがって、係数データａｉ　＝ａ−ｉであり、あるデ
ィジタルフィルタの周波数特性の利得が計算で求められ
たものとすると、■より係数データａＯ以外の係数デー
タが決定され、さらに係数データａＯは次の式により求
めることができる。

ａｏ　＝Ｇ（ＤＣ）−２×！ａｉ １＝１ 前述したように、本発明のディジタルフィルタ装置は、
ディジタルフィルタの以上の３点の特性を利用して、少
ないメモリ容量で簡単な計算により係数データを導き出
すようにしたものである。

例えば、次のような特性のディジタルフィルタを考える
。

係数ビット長：１６ビツト 次数：１０１次 ｆＯ：　１５．６２５Ｈｚ　、　３１．２５　Ｈ７、６
２，５Ｈ２。

１２５　Ｈ２、２５（ｌ　Ｈｚ　、　５００　Ｈ７。

１　　ｋＨ２，２ｋＨｚ、　４　ｋＨ７゜８　　ｋＨｚ
　、　１６　ｋＨｚの１１とおり利得、　＋１０　ｄＢ
から−１０ｄＢまでの２１とおりこのようなディジタル
フィルタ装置を実現するには、すべての係数データを予
め記憶してお〈従来の方式では、係数メモリの容９４Ｃ
は、Ｃ＝　［（１０１＋１）／２Ｘ　１１ｘ２１］　ｘ
　１６　ｂｉｔ＝１８８４９６　　ｂｉｔ となり、約２３　ｋバイトの容量が必要となる。ここで
、最初ノ（１０１，１）／２は次数に、次ノ１１はｆｏ
の数に、その次の２１は利得の数に、最後の１６は係数
ビット長に対応している。

しかし、本発明のディジタルフィルタ装置では、例えば
中心周波数ｆＯを３つのブロックに分け、Ｉ　：　１５
．６２５Ｈｚ　、　２１．２５　Ｈｚ　、　６２．５Ｈ
ｚ　。

２５Ｈ２ Ｉ［：２５０Ｈ２，５００Ｈ７，１ｋＦ（Ｚ、　　２　
　ｋＨｚＩ［Ｉ　：４　　ｋＨｚ　、　　８　　ｋＨｚ
　　、　　１６　ｋＨｚとし、係数データの最小値とし
て１６　ｂｉｔ、直流利得として１６　ｂｉｔとすると
、 Ｉ、ＩＩ群の中心周波数ｆＯに対する係数データの容量
としては、 ［（１０１÷１）／２Ｘ　２’　）＋（４Ｘ　２１）＋
（４Ｘ　２１）ＩＸ　１ｅ＝　９２１６ｂｉｔが必要と
なり、■群の中心周波数ｆＯに対する係数データの容量
としては、 ［（１０１＋１）／２ｘ２　）＋（３ｘ２１）＋（３ｘ
２ｉ月Ｘ　１６＝　５２８０ｂｉｔの容量が必要となる
。

なお、ここで各計算式の最初の（）は基準係数データ長
、次の（）は最小値のデータ長、最後の（）は直流オフ
セットデータ長を表す。

以上より、本発明のディジタルフィルタ装置では全体と
して約１１８にバイトの容量で足り、これは前述の従来
方式に比べると約半分の容量である。

次に、第１図の基本構成図を参照しながら、本発明のデ
ィジタルフィルタ装置の動作を説明する。

Ｍ次の十分に長い係数データ群を記憶した基準係数デー
タ記憶手段１から、データ読み出し手段２で、Ｌ／Ｍ　
（ＭＡＬ）個おきに係数データを読み出し、全部でＬ個
の係数データを読み出す（前述のＦＩＲディジタルフィ
ルタの特性の■を利用）。

このＬ個の係数データ列に、定数記憶手段３から読み出
した所望のディジタルフィルタの利得データを乗算手段
４で乗算することにより、係数データ列ａ１．ａ２・・
・、ａｎが決定され（前述のＦＩＲディジタルフィルタ
の特性の■を利用）、この係数データ列は係数記憶手段
８に記憶される。

係数データ列ａｌ　、ａ２・・・、ａｎは、加算手段５
に入力され、ここで互いに加算され、２倍手段６で２倍
される（ａｉ　＝ａ−ｉであるから）、この２倍手段６
で２倍された係数データは、減算手段７で所望のディジ
タルフィルタのオフセットデータから減算され係数デー
タａＯが求められる（前述のＦＩＲディジタルフィルタ
の特性の■を利用）。

この係数データａＯは係数記憶手段８に記憶され、必要
なすべての係数データが係数記憶手段８に記憶されたこ
ととなる。

［発明の効果］ 本発明のディジタルフィルタ装置においては、ＦＩＲデ
ィジタルフィルタの特性を利用し、最少限の基準係数デ
ータのみを装置の内部に記憶し、他の係数データを所定
の演算により求めるようにしたので、係数データの記憶
手段の容量が比較的小容量で足り、かつ、すべての係数
データを計算で求めるのに比べて、はるかに計算時間を
短縮でき、また、ハードウェアでもソフトウェアでも実
現できるので、極めて汎用性の高いものである９

【図面の簡単な説明】

第１図は本発明のディジタルフィルタ装置の基本的構成
を示す図、第２図はＦＩＲディジタルフィルタの周波数
特性の一例を示す図５第３図は第２図のＦＩＲディジタ
ルフィルタの係数列を示す図、第４図はＦＩＲディジタ
ルフィルタの周波数特性の利得を変化させた場合の係数
データの変化する様子の一例を示す図、第５図は従来の
ディジタルフィルタ装置の構成の一例を示す図、第６図
は従来のディジタルフィルタ装置の他の構成例を示す図
、第７図はＦＩＲディジタルフィルタの構成の一例を示
す図である。 １・・・基準係数データ記憶手段、　２・・・データ読
み出し手段、　３・・・定数記憶手段、　４・・・乗算
手段、　５−・・加算手段、　６・・・２倍手段、　７
・・・減算手段、　８・・・係数記憶手段、　２１・・
・係数メモリ、２２・・・キーボード、　２３−・・Ｃ
Ｐｕ、　２４・・・ディジタルフィルタ、　３２．３３
．３４．３５．３６・・・遅延回路、３８−・・加算器
、　Ｈ−ｎ、　Ｈ−ｎ＋１．　Ｈ−ｎ＋２．　Ｈ−１，
ＨＯ、Ｈｎ−１、Ｈｎ　−・・乗算器。 第 図 第 図

Claims (1)

1. 【特許請求の範囲】 基準となる所定の係数データ群を記憶した基準係数デー
   タ記憶手段と、 前記基準係数データ記憶手段から所定のデータ間隔で所
   定数の係数データを読み出すデータ読み出し手段と、 ディジタルフィルタの各種特性に対応する定数を記憶し
   た定数記憶手段と、 前記データ読み出し手段から読み出した係数データと前
   記定数記憶手段から読み出した所望のディジタルフィル
   タの利得データとを乗算する乗算手段と、 前記乗算手段で前記利得データを乗算されたすべての係
   数データを加算する加算手段と、 前記加算手段の出力信号を２倍する２倍手段と、前記定
   数記憶手段から読み出した所望のディジタルフィルタの
   オフセットデータから前記２倍手段の出力信号を減算す
   る減算手段と、 前記乗算手段から出力される係数データと前記減算手段
   から出力される係数データとを記憶する係数記憶手段と
   を備えたことを特徴とするディジタルフィルタ装置。