JPH0252350B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、例えばデジタル記録（再生）シス
テムに好適するもので、データ訂正を伴つてデジ
タルアナログ変換する際複数の記録システムから
再生データを切換えた瞬間に異種のデータがまじ
わり変換されたアナログ信号から異常信号として
導出しないように改善したデジタルアナログ変換
装置に関する。

従来のアナログテープレコーダあるいはデイス
クレコーダ等においては音響信号の如きアナログ
信号の振幅の変化を磁化の強さの変化あるいは、
音溝の振幅の大きさの変化に変換して且つ、時間
的変化は、テープ、デイスクの走行方向に対応付
けて記録していた。そのため、ヘツドテープ、針
等の性能が信号のダイナミツク・レンジ、歪率に
影響し、走行系の性能は信号の周波数特性、ワ
ウ・フラツタ、スペード偏差、モジユレーシヨ
ン・ノイズ等に影響する。また、アナログ記録
（再生）システムは、現状で既に技術的に完成さ
れたシステムであり、大きな性能的改善は、技術
的に困難な状況にある。

一方、近時開発されたデジタル記録（再生）シ
ステムは、信号の時間的な変化を一旦離散量とし
て処理し（標本化）、次にその振幅も離散量とし
て変換して（量子化）、テープ等にデジタル的に
記録する。そのため再生時に論理レベルが「０」
か「１」か判定できれば完全に元の波形に復元可
能なものである。このようにデジタル化して記録
することにより、スピード偏差、ワウ・フラツタ
およびレベル変動がなく、直流再生が可動でダビ
ングによる劣化がない。また、ダイナミツク・レ
ンジ、歪率、周波数特性を任意に設計できる利点
をもつている。

このデジタル記録（再生）システムは、第１図
に示すようなパルス符号化変調（パルス・コー
ド・モジユレーシヨン；PCM）記録（再生）装
置によつて行なわれる。このPCM記録（再生）
装置は、記録部１１および再生部１２を有し、記
録部１１でデジタル符号化された音響信号の如き
記録信号は、ビデオテープレコーダ１３により記
録される。そして、この記録されたデジタル信号
は、再生部１２でもとのアナログ的な信号に変換
されて通常の信号として扱われる。

しかしながら、第２図のように複数のビデオテ
ープレコーダ１３ａ，１３ｂからの各デジタル記
録された信号をスイツチＳで切換再生した場合、
再生部１２内では各データが第３図に示すような
異種の音響信号のデータのまじわりになり、異常
信号として導出されるのでいわゆるオーデイオシ
ステム用としては致命的な欠点となる。

この発明は、上記の点に鑑みてなされたもの
で、例えば複数のビデオテープレコーダを切換え
て再生する場合、再生される異常信号を導出しな
いように改善したデジタルアナログ変換装置を提
供することを目的とする。

以下、この発明の一実施例として、PCM記録
（再生）装置に適用した場合した場合につき図面
を参照して詳細に説明する。

まず、この発明の説明順序について簡単に説明
する。

(1) 第４図において、PCM記録（再生）装置の
全体の構成について、 (2) 第５図において、第４図のインターリーブ回
路を含む周辺の回路構成について、 (3) 第６図において、第４図のインターリーブ回
路を含むデジタルアナログ変換装置の動作につ
いて、 (4) 第７図において、第４図の誤り訂正検出回路
およびミユーテイング回路の構成について、 (5) 第８図において、第７図のクロツク信号につ
いて、 となつている。

そして、第４図は、符号化変調PCM装置の全
体的な構成を示すものであり、ＡおよびＢチヤン
ネルのアナログ的な音響信号は入力端１４，１５
を介して、記録部１１内の低域フイルタ１６，１
７に入力させ、ここで不要な高調波成分がしや断
されることにより、音響信号のしや断特性が急峻
になされている。そして、低域フイルタ１６，１
７からの音響信号は、サンプルアンドホールド回
路１８，１９で各々標本化パルスにより標本化さ
れた後、マルチプレクサ回路２０に入力され、こ
こで２チヤンネル入力に対して１系統のアナログ
デジタル変換器により量子化できるようにしてい
る。すなわち、マルチプレクサ回路２０から交互
に出力されるＡ、Ｂチヤンネルの標本化された信
号は順次交互にアナログデジタル変換器２１に送
られて量子化された後デマルチプレクサ回路２２
に送られて例えば６組の標本化信号ワードＡ１，
Ｂ１，Ａ２，Ｂ２，Ａ３，Ｂ３を生成するのに供
される。この６組の標本化信号ワードは、メモリ
機能を有するインターリーブ回路２３および訂正
用チエツクコード生成回路２４に送られる。この
インターリーブ回路２３は、磁気記録によるバー
スト誤りを防止するためのものであり、訂正用チ
エツクコード生成回路２４は、Ｐ，Ｑの２つの誤
り訂正ワードを生成する。この２つの誤り訂正ワ
ードは、上記インターリーブ回路２３に供給され
る。このインターリーブ回路２３内には、各標本
化信号ワード及び訂正ワードに対して遅延回路が
設けられており、したがつてこのインターリーブ
回路２３からの標本化ならびに訂正ワードは、時
間的に分散された状態になる。

ここで、訂正ワードＰおよびＱの定義をする。
今、ｎワードの情報データと２ワードの訂正ワー
ド符号とが下記に示すものとする（但し、１ワー
ドはｍビツトで構成されているものとする）。

ここで、Ｐ，Ｑなる符号は下記のように表わさ
れるものとする。

Ｐ＝_o 〓ⁱ⁼¹ Wi＝W1W2…Wn ……(1) Ｑ＝_o 〓ⁱ⁼¹ T^(n+1-i)Wi ＝TⁿW1T^n-1W2…TWn ……(2) これらの符号の訂正ワード行列は で示される。なお、Ｔは訂正ワードＱの生成マト
リクスで、ガロア・フイールド（2^b）の個別的非
ゼロ元（ｂは訂正データＱのビツト数）であり、
例えば特公昭52−15190号公報等に記載されてい
るものである。また、上記Ｉは単位行列である。

そして、このようなデータ配列において上記訂
正ワードを加えた方式では２ワードまでの誤りに
おいては完全にデータを復号することができる。
その点について説明すると、まず上記(1)、(2)式を
書き直すと、 Ｐ_o 〓ⁱ⁼¹ Wi＝０ ……(3) Ｑ_o 〓ⁱ⁼¹ T^(n+1-i)Wi＝０ ……(4) となる。

今、ｊ番目とｋ番目のデータ（１≦ｊ≦ｎ、１
≦ｋ≦ｎ）が失われたとすると、(1)式、(2)式は解
が“０”とならず、それぞれ次に示す(5)式、(6)式
のS1、S2となる。ここで、元のデータワードを
W1、W2、…、（Wj）、（Wk）、…、Wnとし、ｊ
番目とｋ番目のデータが失われた時のデータワー
ドをW1′、W2′、…、（Wj′）、（Wk′）、…、Wn′と
する。但し、 Wj′＝Wj＋Wje、Wk′＝Wk＋Wke であり、Wje、Wkeはそれぞれｊ番目とｋ番目の
誤りデータである。

Ｐ_o 〓ⁱ⁼¹ Wi＝S1 ……(5) Ｑ_o 〓ⁱ⁼¹ T^(n+1-i)Wi＝S2 ……(6) また、 Ｐ_o 〓ⁱ⁼¹ Wi′＝WjeWke＝S1 ……(7) Ｑ_o 〓ⁱ⁼¹ T^(n+1-i)Wi′ ＝T^(n+1-j)WjeT^(n+1-k)Wke ＝S2 ……(8) となり、この(7)式から Wje＝S1Wke ……(9) (8)式、(9)式から S2＝T^(n+1-j)（S1Wke）T^(n+1-k)Wke……(10) を得る。そして、これを変形すると、 T^(j-n-1)S2＝S1WkeT^j-kWke ……(11) S1T^(j-n-1)S2WkeT^j-kWke ＝（ＩT^j-k）Wke ……（11′） となる。ゆえに、 Wke＝（ＩT^j-k）^-1 ・｛S1T^(j-n-1)S2｝ ……(12) Wje＝S1Wke ……（13） となり、これら(12)、（13）式からS1、S2を用いて
失われたデータWje、Wkeが復号できる。すなわ
ち、この訂正手段は、復号時Wj＋Wjeがあるの
でWjeのみが復号し得れば両者を加算することで
元のｊ番目のデータであるWjを復号するもので
ある。

そして、インターリーブ回路２３により分散さ
れた各ワードは、パラレルシリアル変換回路２５
および誤りチエツクコード生成回路２６に供給す
る。この誤りチエツクコード生成回路２６で誤り
検出ワード（ECC）をつくりパラレルシリアル
変換回路２５に送り、誤り検出ワードを含む各ワ
ードをＡあるいはＢチヤンネルにふりわけ変調回
路２７で同期信号発生回路２８からの同期信号と
ともにビデオテープレコーダ１３に記録できるよ
うに変調される。

再生時の場合は、ビデオテープレコーダ１３に
記録されている同期信号を含む量子化信号が、ま
ず同期信号処理回路２９で同期信号が分離され
る。この同期信号が分離された状態で音響信号に
関する標本化および訂正ワードがぬき取り回路３
０でぬきとられ、デマルチプレクサ回路３１を介
した後デインターリーブ回路３２および誤り検出
回路３３に送られる。この誤り検出回路３１では
法２の加算による誤り検出を行ない、デインター
リーブ回路３２に誤り部分を指摘した情報が与え
られる。

このデインターリーブ回路３２でデインターリ
ーブされた各ワードの遅延量は等しくなり、上記
記録時に分散された各ワードは元にもどつたこと
になる。そして、誤り訂正回路３４に元にもどさ
れた６つの標本化ワードを入力して誤り訂正を行
ない遅延回路３５を介してデジタルアナログ変換
器３６でアナログ信号にする。このアナログ信号
をデマルチプレクサ回路３７でＡあるいはＢチヤ
ンネルの信号にふりわけ、おのおの低域フイルタ
３８，３９、スイツチ４０，４１を介して出力端
４２，４３からＡチヤンネルおよびＢチヤンネル
の音響信号が導出される。

また、誤り訂正回路３４からの誤り信号をミユ
ーテイング回路４４に送り、上記低域フイルタ３
８，３９からの音響信号の出力を制御するスイツ
チ４０，４１が連動するように構成する。

第５図は以上における記録時でデマルチプレク
サ回路２２からの６つの標本化信号ワードＡ１，
Ｂ１，Ａ２，Ｂ２，Ａ３，Ｂ３がインターリーブ
回路２３に入力されて出力される状態を示すもの
である。すなわち、標本化信号ワードＡ１を除き
以下の５個の標本化信号ワードは、インターリー
ブ回路２３内の遅延回路２３ａ〜２３ｅに入力さ
れる。また遅延回路２３ｆ，２３ｇに対して入力
される標本化信号ワードに応じてチエツクコード
生成回路２４から発生するＰおよびＱの訂正ワー
ドを入力している。この出力状態は、例えば標本
化信号ワードＢ１に対してＢ１−３Ｄのインター
リーブが施された場合、３Ｄ＝48ワードのインタ
ーリーブがされた状態になり、3ND（Ｎは１，２
…）の遅延状態になる。

なお、本実施例のインターリーブ回路２３にお
けるＤは、NTSC方式のビデオテープレコーダに
おいて水平同期信号の１周期を1Hとした場合Ｄ
＝16Hの遅延状態を意味する。すなわち、各々の
出力ワードは、Ａ１→Ａ１，Ｂ１→Ｂ１−３Ｄ，
Ａ２→Ａ２−６Ｄ，Ｂ２→Ｂ２−９Ｄ，Ａ３→Ａ
３−１２Ｄ，Ｂ３→Ｂ３−１５Ｄ，Ｐ→Ｐ１−１
８Ｄ，Ｑ→Ｑ１−２１Ｄのようにそれぞれ順次標
本化された信号ワードがインターリーブ処理され
ている。

第６図は、本実施例にも係るデジタルアナログ
変換装置の主要部構成を詳細に示すものである。
すなわち、再生部１２において、デマルチプレク
サ回路３１から、インターリーブされた標本化信
号ワードＡ１，Ｂ１−３Ｄ，Ａ２−６Ｄ，Ｂ２−
９Ｄ，Ａ３−１２Ｄ，Ｂ３−１５Ｄおよび訂正ワ
ードＰ１−１８Ｄ，Ｑ１−２１Ｄのうち訂正ワー
ドＱ１−２１Ｄを除く各ワードが、それぞれデイ
ンターリーブ回路３２内の遅延回路３２ａ〜３２
ｇに供給される。また、これら８つのワードは、
誤り検出回路３３に供給されて、前記誤りチエツ
クコード生成回路２６によつて生成および付加さ
れた誤り検出ワード（ECC）を利用して誤りの
有無が検出され、その検出結果を示す１ビツトの
指示データEp（エラーポインタ）が、各ワードに
付加されて遅延回路３２ａ〜３２ｇにそれぞれ供
給される。なお、訂正ワードＱ１−２１Ｄは、遅
延されないため、それに付加される指示データ
Epも遅延されない。

そして、遅延回路３２ａ〜３２ｇから出力され
る各ワードおよび訂正ワードＱ１−２１Ｄとそれ
らに付加されている指示データEpとは、訂正デ
ータ検出回路４５に送られる。この訂正データ検
出回路４５は、入力されたワードおよび指示デー
タEpに基づいて、遅延回路３２ａ〜３２ｇから
出力されたデインターリーブ処理の施された標本
化信号ワードＡ１−２１Ｄ，Ｂ１−２１Ｄ，Ａ２
−２１Ｄ，Ｂ２−２１Ｄ，Ａ３−２１Ｄ，Ｂ３−
２１Ｄに対する誤りデータを生成して誤り訂正回
路３４に出力する。すなわち、先にも述べたよう
に、ある正しいデータWiに誤りデータWieが付
加されたときのデータWi′は、 Wi′＝WiWie であるから、正しいデータWiは、 Wi＝Wi′Wie で求めることができる。そして、この場合、誤り
訂正回路３４に供給されるワードＡ１−２１Ｄ，
Ｂ１−２１Ｄ，Ａ２−２１Ｄ，Ｂ２−２１Ｄ，Ａ
３−２１Ｄ，Ｂ３−２１Ｄが誤りデータWieが付
加されたデータWi′であり、訂正データ検出回路
４５から誤りデータWieが出力されるので、誤り
訂正回路３４で、入力ワードと誤りデータとを論
理加算（実際には排他的論理和演算）することに
より誤り訂正が行なわれる。

また、訂正データ検出回路４５は、ミユーテイ
ング回路４４に対しても、上記スイツチ４０，４
１を制御するための詳細を後述するミユーテイン
グ指令信号を生成して出力している。

このように構成されるデジタルアナログ変換装
置において、特にビデオテープレコーダ１３でデ
ジタル記録された音響信号情報を再生する場合、
同期信号を含んだ量子化信号から同期処理回路２
９で同期信号を分離し、さらにぬき取り回路３０
で標本化信号ワードおよび訂正ワードをぬき取
り、デマルチプレクサ回路３１でパラレル信号に
変換される。このパラレル信号に変換された標本
化信号ワードおよび訂正ワードは、前述した記録
時のインターリーブ回路２３で施されたインター
リーブ状態にあるもので、デインターリーブ回路
３２により、訂正ワードＱ１−２１Ｄのインター
リーブ状態に合わせてデインターリーブをしてす
べての遅延量を等しくするものである。すなわ
ち、標本化信号ワードＡ１に対してはＡ１−２１
Ｄとし、以下、Ｂ１−３Ｄ―Ｂ１−２１Ｄ，Ａ２
−６Ｄ→Ａ２−２１Ｄ，Ｂ２−９Ｄ→Ｂ２−２１
Ｄ，Ａ３−１２Ｄ→Ａ３−２１Ｄ，Ｂ３−１５Ｄ
→Ｂ３−２１Ｄ，Ｐ１−１８Ｄ→Ｐ１−２１Ｄと
する。このことにより、記録時の入力信号と同じ
順序で再生時に信号が出力される。

また、誤り検出回路３３でバースト等による誤
りを検知し、訂正データ検出回路４５に送る。こ
の訂正データ検出回路４５は、誤り検出回路３３
からの指示データEpをもとに誤りワードのみを
訂正ワードＰおよびＱにより生成し、誤り訂正回
路３４に送る。

ここで、前記チエツクコード生成回路２４で得
られる訂正ワードＰ，Ｑを前述した(1)式および(2)
式によるＰ，Ｑの定義により Ｐ＝A1B1A2B2A3B3 Ｑ＝T⁶A1T⁵B1T⁴A2 T³B²T²A3TB3 とすると、次式は、 Ｐ＝₆ 〓ⁱ⁼¹ Wi Ｑ＝₆ 〓ⁱ⁼¹ T^7-1Wi となる。このため、仮にすべて誤りがないとすれ
ば、訂正データ検出回路４５からのＳ１，Ｓ２は
ともに“０”になる。

しかしながら、誤り検出回路３３から８ワード
のデータに対し誤りありの指示データEpが発生
しない場合に、Ｓ１，Ｓ２が“０”にならない可
能性として、(1)誤り検出回路３３の検出能力限界
による検出もれ、(2)第３図に示した異種のデータ
がまじわる場合の２通りが考えられる。このう
ち、(1)の場合に関しては、誤りワードが１つの場
合Ｓ１，Ｓ２を用いて誤りワードの位置が検出さ
れ訂正されるが、(2)の場合は、デインターリーブ
回路３２の内容が同一のワードになるまでの間異
常音として導出されてしまうものである。

すなわち、指示データEpは、第３図に示した
縦列のワードつまりインターリーブ処理の施され
たワードに対しての誤り指示を行なうもので、例
えばVTR１からVTR２に切換えた場合でも、切
換え後の第３図中縦列のワードは全てVTR２か
らのものとなり、縦列のワードに誤りがなければ
指示データEpは発生されないものである。とこ
ろが、Ｓ１，Ｓ２は、デインターリーブ処理後の
ワードつまり第３図で言えば斜め方向のワードに
対しての誤りを示しているので、当然VTR１か
らVTR２に切換えれば異種データがまじわるこ
とになるので「０」でない状態が発生することに
なる。

ここで、上記デインターリーブ回路３２の内容
が誤りであると訂正データ検出回路４５で検出
し、かつ指示データEpがないことによりＳ１，
Ｓ２が「０」でない状態が例えば１ブロツク（複
数情報ワードに対しワードデータが誤り生じたと
きに訂正処理するための訂正ワードや誤り検出ワ
ードを一対として誤り検出および訂正処理を行な
える単位）内に１つでもあつた場合、ミユーテイ
ングをかけて出力しないようにしてしまうことが
考えられる。

ところが、その毎に出力端を制御することは決
して望ましい状態ではない。すなわち、１ブロツ
クにそのような状態があつた場合には前後のデー
タを平均化して補うことのほうがよい。特に音響
システムとしてはさらに都合がよい装置になる。
そこで、前述した異種のデータによる誤りは数ブ
ロツク内で数回指示データEpがなくＳ１，Ｓ２
がともに「０」にならない状態が続いたとき、出
力しないように制御することが考えられる。

第７図は、上記訂正データ検出回路４５のミユ
ーテイング指令信号の生成部分と、ミユーテイン
グ回路４４の具体的例を示している。すなわち、
訂正データ検出回路４５では、入力された８ビツ
トの指示データEpと、演算処理して求められた
シンドロームＳ１，Ｓ２とを、それぞれＯ検出回
路４６，４７，４８に供給する。このうち、Ｏ検
出回路４６は、指示データEpが全て「０」であ
るとき、つまり、デインターリーブ処理後の各ワ
ードに付加された指示データEpが「０」（誤り検
出回路３３による誤り検出結果が無の場合）のと
き「０」データを出力し、指示データEpに１つ
でも「１」（誤り検出回路３３による誤り検出結
果が有の場合）があるとき「１」データを出力す
る。また、Ｏ検出回路４７，４８は、シンドロー
ムＳ１，Ｓ２が「０」であるとき「０」データを
出力し、シンドロームＳ１，Ｓ２が「０」でない
とき「１」データを出力する。

そして、Ｏ検出回路４７，４８の出力は、アン
ド回路４９，５０によつてＯ検出回路４６の出力
と論理積がとられ、アンド回路４９，５０の出力
同志がアンド回路５１によつて論理積をとられる
ことにより、指示データEpがなくシンドローム
Ｓ１，Ｓ２がともに「０」でない状態で「１」と
なるミユーテイング指令信号が生成されることに
なる。

ここで、訂正データ検出回路４５から出力され
るミユーテイング指令信号は、ミユーテイング回
路４４の入力端７０に供給される。この入力端７
０は８ビツトのシフトレジスタ７１およびEXオ
ア回路７２の一端に接続される。この８ビツトシ
フトレジスタ７１の出力端Ａ〜ＨはＯ検出回路７
３にそれぞれ接続されている。そして、このシフ
トレジスタ７１の出力端Ｈは上記EXオア回路７
２の他端に接続されるとともに、ナンド回路７４
の一端に接続される。このEXオア回路７２の出
力端は上記ナンド回路７４の他端に接続されると
ともに、インバータ７５を介してアツプダウンカ
ウンタ７６の入力端Ｔに接続される。このアツプ
ダウンカウンタ７６の入力端L₀は上記Ｏ検出回
路７３の出力端がインバータ７７を介して接続さ
れ、また入力端Ｕ／Ｄに対しては上記ナンド回路
７４の出力端が接続されている。そして、このア
ツプダウンカウンタ７６の出力端CAはインバー
タ７８を介して入力端Ｐに接続されており、この
アツプダウンカウンタ７６の出力端Q_A，Q_Bは
各々アンド回路７９に接続され、出力端Q_Cはノ
ア回路８０の一端に接続されている。そして、ア
ンド回路７９の出力端がノア回路８０の他端に接
続され、このノア回路８０からミユーテイング信
号を導出している。

なお、インバータ８１を介して上記シフトレジ
スタ７１のクロツク入力端CKに第８図ａに示す
ようなクロツク信号が供給されるようになつてい
る。また、このクロツク信号とビツトクロツク信
号を各々ナンド回路８２に入力してこのナンド回
路８２の出力端から上記アツプダウンカウンタ７
６のクロツク入力端CKに第８図ｂに示すような
クロツク信号が供給されている。

このように構成されるミユーテイング回路４４
は、8H（水平同期信号の８周期）の範囲で指示デ
ータEpがなくＳ１，Ｓ２が「０」でない状態が
３回あつた場合にミユーテイング信号を発生する
ものである。

すなわち、訂正データ検出回路４５から出力さ
れるミユーテイング指令信号が「０」つまり異種
データのまじわりによる異常がない状態では、シ
フトレジスタ７１の出力は全て「０」であり、
EXオア回路７２の出力が「０」でインバータ７
５の出力が「１」となる。アツプダウンカウンタ
７６は、入力端Ｔ，Ｐがともに「０」のときカウ
ント動作を行なうもので、この状態では何らカウ
ント動作が行なわれない。また、この状態では、
Ｏ検出回路７３の出力が「１」でインバータ７７
の出力が「０」となるので、アツプダウンカウン
タ７６は、出力端Q_A，Q_B，Q_Cが入力端ａ，ｂ，
ｃの値にプリセツトされる。つまり、入力端ａ，
ｂ，ｃは接地レベル「０」であるから入力端Q_A，
Q_B，E_Cも全て「０」となつている。

このような状態で、異種データのまじわりによ
る異常が検出されてミユーテイング指令信号が第
８図ｃに示すように「１」になると、入力端７０
が「１」となりシフトレジスタ７１の出力端Ｈが
「０」であるため、EXオア回路７２の出力が
「１」となりインバータ７５の出力が「０」に反
転する。また、このとき、EXオア回路７２の出
力が「１」でシフトレジスタ７１の出力端Ｈが
「０」であるため、ナンド回路７４の出力が「１」
となる。そして、アツプダウンカウンタ７６は、
その出力端CAが出力端Q_A，Q_B，Q_Cと入力端Ｕ／
Ｄがともに「０」および「１」のとき「０」とな
り、その入力端Ｕ／Ｄが「０」のときダウンカウ
ントを行ない「１」のときアツプカウントを行な
ものであるから、この場合出力端CAが「１」と
なり、インバータ７８の出力が「０」となるの
で、アツプダウンカウンタ７６は、ナンド回路８
２の出力の立上りで「＋１」カウントする。な
お、シフトレジスタ７１の出力端Ａから「１」が
出力された状態で、Ｏ検出回路７３の出力は
「０」に反転され、インバータ７７の出力が「１」
となるので、アツプダウンカウンタ７６にはプリ
セツトが行なわれなくなる。

そして、以後、「１」のデータがシフトレジス
タ７１の出力端Ａが出力端Ｈに到達するまでの間
に、あと２回ミユーテイング指令信号が「１」に
なると、上記と同様な動作でアツプダウンカウン
タ７６がアツプカウントを行ない、カウント値が
「３」になるとノア回路８０から前記スイツチ４
０，４１に対してミユーテイング信号が発生され
るようになる。

また、アツプダウンカウンタ７６のカウント値
が「３」に達しない状態で、「１」のデータがシ
フトレジスタ７１の出力端Ｈに到達しかつ入力端
７０が「０」であつた場合には、EXオア回路７
２の出力が「１」でシフトレジスタ７１の出力端
Ｈが「１」であるため、ナンド回路７４の出力が
「０」となり、アツプダウンカウンタ７６が「１」
カウントダウンする。すなわち、アツプダウンカ
ウンタ７６は、入力端７０に供給されるミユーテ
イング指令信号とシフトレジスタ７１の出力端が
それぞれ「１」、「０」のときは「１」カウントア
ツプし、「０」、「１」のときはダウンカウントし、
「０」、「０」あるいは「１」、「１」のときはカウ
ント動作はしない。

したがつて、8H中にミユーテイング指令信号
が３回「１」になつた場合に、ノア回路８０から
ミユーテイング信号が発生し、出力端に設けられ
るスイツチ４０，４１をオフ状態とする如く指令
を与える。

なお、上記実施例はビデオテープレコーダを用
いて説明したが、このほかPCM記録再生装置以
外に関しての伝送系においてもその効果は確実に
得られるものである。このようにすれば、出力端
４２，４３からは異常信号が出力されない。

以上詳述したようにこの発明によれば、複数の
ビデオレコーダを切換えて再生する場合、再生さ
れる異常信号を導出しないようにし、かつ構成は
簡易で信頼性の高いデジタルアナログ変換装置を
提供することができる。

【図面の簡単な説明】

第１図はPCM記録再生装置の概要を示すブロ
ツク構成図、第２図は複数のビデオテープレコー
ダからのデータ切換手段を示すブロツク構成図、
第３図はデインターリーブ動作時２種類の記録媒
体を切換えた信号が入力されたときの異種データ
がまじわる関係を示す図、第４図はこの発明に係
るデジタルアナログ変換装置を用いたPCM記録
再生装置を示すブロツク構成図、第５図は同
PCM記録再生装置内のインターリーブ回路の詳
細を示すブロツク構成図、第６図は同デジタルア
ナログ変換装置の具体的構成を示すブロツク構成
図、第７図は同デジタルアナログ変換装置のミユ
ーテイング回路の具体的構成を示すブロツク構成
図、第８図は同ミユーテイング回路の動作を説明
するためのタイミング図である。 １２……再生部、２４……訂正用チエツクコー
ド生成回路、３２……デインターリーブ回路、３
３……誤り検出回路、４０，４１……スイツチ、
４４……ミユーテイング回路、４５……訂正デー
タ検出回路。

Claims (1)

【特許請求の範囲】
1. １ 複数の標本化信号ワードとこの標本化信号ワ
   ードに演算を施して生成される訂正ワードとがイ
   ンターリーブ処理された信号と、このインターリ
   ーブ処理された前記標本化信号ワードと訂正ワー
   ドとから生成される誤り検出ワードとが入力さ
   れ、前記インターリーブ処理された信号と誤り検
   出ワードとに基づいて、前記標本化信号ワードの
   誤り部分を指示する指示データを発生する誤り検
   出回路を備えるとともに、前記インターリーブ処
   理された信号にデインターリーブ処理を施し前記
   指示データに基づいてデータ訂正を行なつて前記
   標本化信号ワードをアナログ信号に変換するデジ
   タルアナログ変換装置において、前記誤り検出回
   路から誤り指示が発生されない状態でデインター
   リーブ処理後に生成されるシンドロームが「０」
   でない状態を数ブロツク内で数回検知する手段
   と、この手段によりミユーテイング信号を生成す
   る手段と、このミユーテイング生成手段からのミ
   ユーテイング信号の有無により出力されるアナロ
   グ信号を非導出または導出制御する手段とでなる
   ミユーテイング回路を具備したことを特徴とする
   デジタルアナログ変換装置。