JPH0253139A - レジスタファイル制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、マイクロプログラム制御方式の計算機に於い
て、仮想３ポートレジスタフアイルを実現し、１マイク
ロ命令でレジスタファイル内の３種のレジスタを指定可
能としたレジスタファイル制御装置に関する。

（従来の技術） 従来、マイクロプログラム制御方式の算術論理演算回路
（以下ＡＬＵと称す）に於いては、マイクロ命令コード
に設定した２つのレジスタ番号により、レジスタファイ
ルからそれぞれ対応するレジスタのデータを演算対象と
して読み出し、この各データをＡＬＵで演算して、その
結果のデー夕を再びレジスタファイルに格納するという
制御が行なわれる。

第４図は従来の構成によるレジスタファイル及びＡＬＵ
とその周辺の回路構成を示すブロック図である。

ここでは、マイクロ命令コード４３のＣフィールド及び
Ｄフィールドにそれぞれ設定されているレジスタ番号の
うち、Ｃフィールドのレジスタ番号がレジスタファイル
４２のＡポートに入力され、Ｄフィールドのレジスタ番
号が同じくレジスタファイル４２のＢポートに入力され
る。レジスタファイル４２はＡポートが示すレジスタの
データＤＡとＢポートが示すレジスタのデータＤＢを読
み出し、ＡＬＵ４１に出力する。ＡＬＵ４１は上記各デ
ータ（Ｄ＾、　ＤＢ）を演算処理して、その結果のデー
タをレジスタファイル４２に出力する。レジスタファイ
ル４２は、このデータをＢポートが示すレジスタへ格納
する。

従って、２種類のレジスタの演算結果を他のレジスタへ
ストアする場合は、演算結果をＢポートが示すレジスタ
に一時スドアし、その後、目的とするレジスタへ転送す
ることで実現できる。

（発明が解決しようとする課題） このように、２ポートのレジスタファイルでは、一方の
ポート（第４図の例ではＢポート）が読み出しと書込み
の両機能を兼ねるため、ソースデータを保持する一方の
レジスタの内容は必ず演算結果のデータに書換えられて
しまう。従って、従来では、２Ｆｌ類のレジスタの演算
結果を他のレジスタへストアする場合、上記したデータ
の書換えによる不具合を回避するため、ソースデータを
他のレジスタヘセーブしてから演算を実行していた。こ
のため従来では２種類のレジスタの演算結果を他のレジ
スタへストアするとき、ソースデータを他のレジスタヘ
セーブするマイクロ命令処理が別途必要となり、マイク
ロプログラム量、処理速度等の面で問題があった。

本発明は上記実情に鑑みなされたもので、マイクロプロ
グラム制御方式の計算機に於いて、仮想３ポートレジス
タフアイルを実現し、１マイクロ命令でレジスタファイ
ル内の３種のレジスタを指定可能として、２柾類のレジ
スタの演算とその演算結果を他のレジスタにストアする
動作をマイクロプログラム処理の１ステツプで実行でき
るレジスタファイル制御装置を提供するもので、これに
よりマイクロプログラム量を削減でき処理速度の向上が
図れる。

［発明の構成］ （課題を解決するための手段及び作用）本発明は、２ポ
ートの２組のレジスタファイルと、マイクロ命令コード
のレジスタフィールドに設定された、演算結果の格納先
レジスタ番号を指定する特定フィールドを含む２種類の
レジスタ番号をレベルによって選択するアドレスセレク
タと、このアドレスセレクタにより選択されたレジスタ
フィールドのレジスタ番号とマイクロ命令コードの他の
レジスタフィールドに設定されたレジスタ番号を上記レ
ジスタファイルの各ポートに選択的に供給するレベル制
御手段と、上記レジスタファイルから読み出されたデー
タをポート別に選択し演算データとしてＡＬＵに供給す
るデータセレクタと、ＡＬＵより出力された演算結果の
データを上記レジスタファイルの上記特定フィールドで
指定するレジスタに書込む手段とを有し、マイクロプロ
グラム上は３つのポートをもつ１つのレジスタファイル
と見做して、１マイクロ命令でレジスタファイル内の３
種のレジスタを指定可能としたもので、これにより、２
種類のレジスタの演算とその演算結果を他のレジスタに
ストアする動作をマイクロプログラム処理の１ステツプ
で実行でき、マイクロプログラムを簡素化して処理を高
速化できる。

（実施例） 以下図面を参照して本発明の一実施例を説明する。

第１図は本発明の一実施例によるレジスタファイル制御
装置の構成を示すブロック図である。

第１図に於いて、１はデータセレクタ７．８から出力さ
れた演算対象となるデータを受けて、同データの算術論
理演算を実行するＡＬＵ　（算術論理演算回路）である
。

２及び３はそれぞれ２ポートのレジスタファイルである
。このうちレジスタファイル２は、Ａ１ポートが示すレ
ジスタの内容をデータＤＡＩとしてセレクタ７へ、Ｂ１
ポートが示すレジスタの内容をデータＤＢＩとしてセレ
クタ８へそれぞれ出力する。更に、レベル制御部６から
のレベル信号ＤＬＶＩ、によりライトイネーブルとなり
、ＡＬＵＩの出力データ（演算結果のデータ）を書込む
。ここではこのレジスタファイル２のレベルを“０”（
ＬＶＬＯ）とする。又、レジスタファイル３は、Ａ２ポ
ートが示すレジスタの内容をデータＤＡ２としてセレク
タ７へ、Ｂ２ポートが示すレジスタの内容をデータＤＢ
２としてセレクタ８へそれぞれ出力する。更に、レベル
制御部６からのレベル信号ＥＬＶＬによりライトイネー
ブルとなり、ＡＬＵＩの出力データを書込む。ここでは
このレジスタファイル３のレベルを′１”　（ＬＶＬＩ
）とする。

４及び５は上記レジスタファイル２，３のレジスタ指定
アドレスを選択するアドレスセレクタである。このうち
、アドレスセレクタ４は、レベル制御部６からのレベル
信号ＤＬＶＬに従い、マイクロ命令コード９のＤフィー
ルド又はＥフィールドを選択し、レジスタファイル２の
８１ポートへ送出する。又、アドレスセレクタ５は、レ
ベル制御部Ｂからのレベル信号ＥＬＶＬに従い、マイク
ロ命令コード９のＤフィールド又はＥフィールドを選択
し、レジスタファイル３の８２ポートへ送出する。

６はレジスタファイル２．３内の各レジスタのレベル（
“０”／“１°）を保持するレベル制御部６であり、マ
イクロ命令コード９のＣフィールドが示すレジスタのレ
ベルをＤＬＶＬとして、Ｄフィールドが示すレジスタの
レベルをＤＬＶＬとして、それぞれ各機能部へ出力する
。又、レジスタの書換えが行なわれた場合は、そのレジ
スタ（Ｅ）（−ルドが示すレジスタ）のレベルをＥＬＶ
Ｌ　（ＤＩ、ＶＬの論理否定）に書換える。即ち、レベ
ル制御部６は、レジスタファイル２，３の各レジスタに
対応して１ビツトのレベル保持部を有し、このレベル保
持部のうちのＥフィールドが示すレジスタに対応するレ
ベル保持部のレベル（’Ｏ＠／“１”）をＥＬＶＬ　（
ＤＬＶＬの論理否定）に書換える。

７はレベル制御部６からのレベル信号ＣＬＶＬ（“０”
／“１＃）に従い、レジスタファイル２のＡ１ポートの
指定による出力データＤＡ１、又はレジスタファイル３
のＡ２ポートの指定による出力データＤＡ２を選択し、
演算対象データとしてＡＬＵＩに送出するデータセレク
タであり、ＣＬＶＬ−“０＃のときデータＤＡＩを選択
し、ＣＬＶＬ−“１”のときデータＤＡ２を選択する。

８はレベル制御部６からのレベル信号ＤＬＶＬ（“０“
／“１１）に従い、レジスタファイル２の８１ポートの
指定による出力データＤＢＩ、又はレジスタファイル３
の８２ポートの指定による出力データＤＢ２を選択し、
演算対象データとしてＡＬＵＩに送出するデータセレク
タであり、ＤＬＶＬ−“０”のときデータＤＢＩを選択
し、Ｄ　Ｌ　Ｖ　Ｉ、−′１＃のときデータＤ日２を選
択する。

９はマイクロ命令コードであり、この実施例では、Ｃフ
ィールドをＡポート指定のソースレジスタ、Ｄフィール
ドをＢポート指定のソースレジスタ、ＥフィールドをＢ
ポート指定の書込み用レジスタのための領域と定義する
。

第２図は上記実施例の動作を説明するためのマイクロプ
ログラムの処理ステップを示すフローチャートである。

図中、Ｓｌはｒｏ１１Ｊ番地のマイクロプログラムの処
理ステップであり、ここでは、レジスタ＃Ｏ（ＲＯ）と
レジスタ＃１（Ｒ１）の内容を加算し、その結果をレジ
スタ＃２　（Ｒ２）にストアする（ＲＯ＋Ｒ１→Ｒ２）
。

第３図は上記第２図に於ける各レジスタ（ＲＯｌＲｌ、
Ｒ２）のレベルをマイクロプログラムのｒ０１１Ｊ番地
とｒｏ１２Ｊ番地を例に示したもので、「０１１」列が
上記フローチャートのｒ０１１Ｊ番地実行時の各レジス
タ（ＲＯ，Ｒ１゜Ｒ２，・・・）のレベル、「０１２」
列が上記フローチャートのｒｏ　１２Ｊ番地実行時の上
記各レジスタのレベルである。

ここで、上記した第１図乃至第３図を参照して一実施例
の動作を説明する。

マイクロ命令コード９のＣ−Ｃフィールドには、レジス
タファイル２．３内の指定レジスタ番号が設定されてい
る。第２図に示すマイクロプログラムのｒｏ１１Ｊ番地
（ステップＳりを実行するとき、各フィールドの内容は
、Ｃフィールド−ｒＯＪ、Ｄフィールド−ｒｌＪ、Ｅフ
ィールド−「２」である。即ち、Ｃフィールドにはレジ
スタ＃０　（ＲＯ）を指定するためのデータｒＯＪ　、
Ｄフィールドにはレジスタ＃１（Ｒ１）を指定するため
のデータ「１」、Ｃフィールドにはレジスタ＃２　（Ｒ
２）を指定するためのデータ「２」がそれぞれ設定され
ている。

上記マイクロ命令コード９のＣフィールドのデータは、
レジスタファイル２．３のＡポート（ＡＩポート、Ａ２
ポート）に導かれて、この各レジスタファイル２，３か
らＣフィールドで指定したレジスタ＃０のデータ（ＤＡ
Ｉ、ＤＡ２）が読み出される。このレジスタファイル２
のレジスタ＃０から読み出されたデータ（ＤＡＩ）とレ
ジスタファイル３のレジスタ＃０からから読み出された
データ（ＤＡ２）は共にデータセレクタ７に入力され、
そのいずれか一方のデータ（ＤＡＩ／ＤＡ２）がレベル
信号ＣＬＶＬ　（“０”／“１”）に従って選択される
。

又、上記マイクロ命令コード９のＤフィールドのデータ
とＣフィールドのデータはそれぞれアドレスセレクタ４
．５とレベル制御部６に供給される。

レベル制御部６は、Ｄフィールドのデータに従うレジス
タ＃ｉ　（Ｒ１）のレベル信号ＤＬＶＬをアドレスセレ
クタ４へ送出し、その論理否定のレベルｉ　号ＥＬＶＬ
をアドレスセレクタ５へ送出する。

ここでは、第２図に示す「０１１」番地（ステップＳＬ
）の処理実行時に於いて、レジスタ＃１（Ｒ１）のレベ
ルが１″であることから、レベル信号ＤＬＶＬが“１”
、レベル信号ＥＬＶＬが“０＃であり、これによりアド
レスセレクタ４がＣフィールドを選択し、アドレスセレ
クタ５がＤフィールドを選択する。

アドレスセレクタ４で選択されたＣフィールドのデータ
はレジスタファイル２の８１ポートに供給され、アドレ
スセレクタ５で選択されたＤフィールドのデータはレジ
スタファイル３のＢ２ポートに供給される。

レジスタファイル２は上記Ｂ１ポートに供給されたＣフ
ィールドのデータからレジスタ＃２（Ｒ２）の内容をデ
ータＤＢＩとして出力し、レジスタファイル３は上記Ｂ
２ポートに供給されたＤフィールドのデータからレジス
タ＃１（Ｒ１）の内容をデータＤＢ２として出力する。

この各データ（ＤＢＩ、ＤＢ２）はデータセレクタ８に
供給される。

又、レベル制御部６は、Ｃフィールドのデータに従うレ
ジスタ＃０　（ＲＯ）のレベル信号ＣＬＶＬをデータセ
レクタ７へ送出し、Ｄフィールドのデータに従うレジス
タ＃１（Ｒ１）のレベル信号ＤＬＶＬをデータセレクタ
８へ送出する。

こ、こでは、第２図に示すｒｏ　１１Ｊ番地（ステップ
ＳＬ）の処理実行時に於いて、レジスタ＃０（ＲＯ）の
レベルが０”　レジスタ＃１（Ｒ１）のレベルが上記し
た如く　“１”であることから、データセレクタ７がレ
ジスタファイル２より出力されたデータＤＡＩを選択し
、データセレクタ８がレジスタファイル３より出力され
たデータＤＢ２を選択して、それぞれＡＬＵＩに送出す
る。

即ち、ここでは、マイクロ命令コード９のＣフィールド
で指定されたレジスタ＃０　（ＲＯ）のデータとＤフィ
ールドで指定されたレジスタ＃１（Ｒ１）のデータがそ
れぞれ演算対象データとしてＡＬＵＩに供給される。

ＡＬＵＩは上記レジスタファイル２より出力されたデー
タＤＡＩとレジスタファイル３より出力されたデータＤ
Ｂ２をロードして、同データを演算処理し、その演算結
果のデータをレジスタファイル２及びレジスタファイル
３の各データ入力端に送出する。

この際、レジスタファイル２のライトイネーブルはレベ
ル信号ＤＬＶＬで制御され、レジスタファイル３のライ
トイネーブルはレベル信号ＥＬＶＬで制御される。ここ
では上記したように、レベル信号ＥＬＶＩ、が“０”　
レベル信号ＤＬＶＬが“１１であることから、レジスタ
ファイル３への書込みが禁止され、レジスタファイル２
への書込みが許可されて、上記ＡＬＵＩより出力された
演算結果のデータが、レジスタファイル２内のＥフィー
ルドで指定されたレジスタ＃２　（Ｒ２）に書込まれる
。

一方、レベル制御部６は上記Ｅフィールドが示すレジス
タ＃２のレベル値としてレベル信号ＥＬＶＬ（ここでは
’ｏ’　＞を書込む。

即ち、ＡＬＵＩの出力データを書込４だレジスタがレジ
スタファイル２側であれば′０”がそのレジスタのレベ
ルとしてレベル制御部６の上記レジスタに対応する１ビ
ツトのレベル記憶領域に保持され、レジスタファイル３
側であれば“１”が上記同様にそのレジスタのレベルと
して保持される。

この実施例では、第２図に示すフローチャートのｒ０１
１Ｊ番地の処理の開始の際、レジスタ＃２　（Ｒ２）の
レベルが第３図に示す如く　“１″であったが、「０１
１」番地の処理実行後は、レジスタファイル２側のレジ
スタ＃２が書換えられたため、ｒｏ１２Ｊ番地ではレジ
スタ＃２　（Ｒ２）のレベルが“０”になる。

このように、２ポートのレジスタファイルを２組設けて
レベル制御によりレジスタを選択制御し、マイクロプロ
グラム上は３つのポートをもつ１つのレジスタファイル
と見做して、１マイクロ命令でレジスタファイル内の３
種のレジスタを指定可能な構成としたことにより、２種
類のレジスタの演算とその演算結果を他のレジスタにス
トアする動作をマイクロプログラム処理の１ステツプで
実行でき、マイクロプログラムを簡素化して処理を高速
化できる。

［発明の効果］ 以上詳記したように本発明のレジスタファイル制御装置
によれば、演算対象となるソースデータ及び演算結果の
データを貯えるそれぞれが２ポート構成をなす一対のレ
ジスタファイルと、この一対のレジスタファイルの各一
方のポートに、マイクロ命令コードの特定フィールドで
指定したレジスタ番号を供給する回路と、上記一対のレ
ジスタファイルの他方のポートに、上記マイクロ命令コ
ードの特定フィールドを除く２つのフィールドを選択対
象として上記各レジスタファイル別に選択したフィール
ドで指定したレジスタ番号を供給するセレクタと、上記
一対のレジスタファイルの各一方のポートに対応する読
み出しデータを選択対象とするデータセレクタ、及び上
記一対のレジスタファイルの各他方のポートに対応する
読み出しデータを選択対象とするデータセレクタと、こ
の各データセレクタで選択されたデータが演算対象とし
て与えられ、演算結果のデータを上記一対のレジスタフ
ァイルに送出する算術論理演算回路と、上記各セレクタ
を選択制御しレジスタファイルを書込み制御する制御回
路とを備え、マイクロプログラム上は３つのポートをも
つ１つのレジスタファイルと見做して、１マイクロ命令
でレジスタファイル内の３種のレジスタを指定可能な構
成としたことにより、２種類のレジスタの演算とその演
算結果を他のレジスタにストアする動作をマイクロプロ
グラム処理の１ステツプで実行でき、マイクロプログラ
ムを簡素化して処理を高速化できる。

【図面の簡単な説明】

第１図は本発明の一実施例によるレジスタファイル制御
装置の構成を示すブロック図、第２図は上記実施例の動
作を説明するためのマイクロプログラムの処理ステップ
を示すフローチャート、第３図は上記第２図に於ける各
レジスタ（ＲＯｌＲｌ、Ｒ２）のレベルをマイクロプロ
グラムのｒ０１１Ｊ番地とｒｏ　１２Ｊ番地を例に示す
図、第４図は従来のレジスタファイル制御装置の構成を
示すブロック図である。 ■・・・ＡＬＵ　（算術論理演算回路）、　２．３・・
・レジスタファイル（２ポート構成）、　４．５・・・
アドレスセレクタ、Ｂ・・・レベル制御部、７．８・・
・データセレクタ、９・・・マイクロ命令コード。 出願人代理人　弁理士　鈴江武彦 第 図 第 図

Claims (1)

【特許請求の範囲】
1. 　演算対象となるソースデータ及び演算結果のデータを
   貯えるそれぞれが２ポート構成をなす一対のレジスタフ
   ァイルと、この一対のレジスタファイルの各一方のポー
   トに、マイクロ命令コードの特定フィールドで指定した
   レジスタ番号を供給する回路と、上記一対のレジスタフ
   ァイルの他方のポートに、上記マイクロ命令コードの特
   定フィールドを除く２つのフィールドを選択対象として
   上記各レジスタファイル別に選択したフィールドで指定
   したレジスタ番号を供給するセレクタと、上記一対のレ
   ジスタファイルの各一方のポートに対応する読み出しデ
   ータを選択対象とするデータセレクタ、及び上記一対の
   レジスタファイルの各他方のポートに対応する読み出し
   データを選択対象とするデータセレクタと、この各デー
   タセレクタで選択されたデータが演算対象として与えら
   れ、演算結果のデータを上記一対のレジスタファイルに
   送出する算術論理演算回路と、上記各セレクタを選択制
   御しレジスタファイルを書込み制御する制御回路とを具
   備してなることを特徴とするレジスタファイル制御装置
   。