JPH0253310A - 可変利得増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 増幅器或いは減衰器の利得を制御して、音声信号の増幅
或いは減衰を行う可変利得増幅回路に関し、 急激な利得変化に伴う雑音発生を防止することを目的と
し、 入力信号を加える可変利得回路と、立上り時定数が小さ
く、且つ立下り時定数が大きい入力信号強度検出回路と
、該入力信号強度検出回路の検出信号に応じて前記可変
利得回路の利得制御信号を出力する信号強度利得変換回
路と、該信号強度利得変換回路からの利得制御信号又は
前記入力信号強度検出回路からの検出信号を加える低域
フィルタとを備えて構成した。

〔産業上の利用分野〕

本発明は、増幅器或いは減衰器の利得を制御して、音声
信号の増幅或いは減衰を行う可変利得増幅回路に関する
ものである。

電話機の送受話器をオンフッタ状態で通話を行う拡声電
話機等に於いては、音声検出に従って切替制御を行うも
のであるから、音声検出が迅速に行われて話頭切断が生
じないこと、及び有声区間中は安定に動作して、歪が小
さいこと等の音声検出特性を有する可変利得増幅回路が
要望されている。

〔従来の技術〕

音声検出を行う従来例としては、音声帯域を通過させる
低域フィルタの出力信号レベルを検出する構成が一般的
である。この場合の低域フィルタに於いては、立上り時
定数をできるだけ小さくして音声検出を迅速化し、立下
り時定数をできるだけ大きくして有声区間の動作の安定
化を図ることになる。このような時定数の切替えを行う
構成は複雑となり、安定に動作させることが容易でなく
なる。

そこで、第４図に示す信号強度検出フィルタを先に提案
した。即ち、入力信号は比較器２１とスイッチ回路２２
とに加えられ、遅延回路２４で１標本化周期遅延された
出力信号Ｂと入力信号Ａとが比較器２１で比較され、比
較結果に応じてスイッチ回路２２が制御され、Ａ＞Ｂの
場合は、入力信号Ａが選択出力され、Ａ＜Ｂの場合は、
加算器２３の出力信号が選択′出力される。又加算器２
３は、遅延回路２４で遅延された出力信号Ｂに対し一定
の係数−αを加算してスイッチ回路２２に加えるもので
ある。

従って、Ａ＞Ｂの場合は、スイッチ回路２２は図示の切
替状態となって入力信号Ａがそのまま出力される。又Ａ
＜Ｂの場合は、加算器２３により出力信号を１標本化周
期毎に一αした信号が出力される。従って、信号強度検
出フィルタは、第５図に示す特性となる。即ち、実線で
示すステップ状の入力信号に対して、点線で示すように
入力信号に対応した立上りであるが、立下りは緩やかに
変化する出力信号となる。即ち、立上りの時定数は小さ
（、立下りの時定数は大きいフィルタが構成されること
になる。

第６図は従来例のブロック図であり、３１は乗算器、３
２は信号強度検出フィルタ、３３はメモリ、３４は絶対
値変換回路、３５は騒音レベル検出フィルタである。

入力信号は、乗算器３１により、メモリ３３から読出さ
れた係数と乗算されて出力信号となる。

従って、乗算器３１は、可変利得回路に相当するもので
あり、メモリ３３から読出された係数は利得制御信号と
なる。又乗算器３１を、アナログ入力信号の場合には、
可変増幅器或いは可変減衰器とすることも可能である。

又絶対値変換回路３４は、入力信号の絶対値を求めるも
ので、アナログ入力信号の場合は整流回路により実現す
ることができ、又ディジタル入力信号の場合は正負の符
号を基に絶対値に変換する構成となる。

又信号強度検出フィルタ３２は、立上り時定数が小さく
、立下り時定数が大きい特性を有し、例えば、第４図に
示す構成を有するものである。又騒音レベル検出フィル
タ３５は、時定数の大きい低域フィルタの構成を有し、
その出力信号は長時間積分効果から雑音強度と見做すこ
とができる。

従って、信号強度検出フィルタ３２と騒音レベル検出フ
ィルタ３５との出力信号の差は、有声時に大きくなり、
無声時に小さくなる。

そこで、メモリ３３に記憶される係数を、信号強度検出
フィルタ３２と騒音レベル検出フィルタ３５との出力信
号の差に対応し、その差が小さい時に小さい係数が読出
され、その差が大きい時に大きい係数が読出されるよう
に設定すれば、有声時の信号は大きくなり、無声時の信
号は抑圧されるから、騒音を抑圧することができる。

前述のように、信号強度検出フィルタ３２と騒音レベル
検出フィルタ３５との出力信号の差をメモリ３３のアド
レス信号とすることも可能であるが、図示のように、信
号強度検出フィルタ３２と騒音レベル検出フィルタ３５
との出力信号をメモリ３３のアドレス信号とし、乗算器
３１に加える係数を読出す構成とすることもできる。

〔発明が解決しようとする課題〕

前述の第６図に示す可変利得増幅回路に於いては、無声
状態から有声状態に変化した時、即ち、入力信号のレベ
ルが急激に増加した時に、信号強度検出フィルタ３２の
応答特性は、第５図に示すように、ステップ状となるか
ら、メモリ３３から読出される係数も急激に増加し、ス
テップ状の利得変化によってバチッというようなパルス
性の雑音が発生する欠点があった。

本発明は、急激な利得変化に伴う雑音発生を防止するこ
とを目的とするものである。

〔課題を解決するための手段〕

本発明の可変利得増幅回路は、話頭切断が生じないよう
に利得を制御すると共に、パルス性の雑音が発生しない
ように構成したもので、第１図を参照して説明する。

入力信号を加える乗算器、可変増幅器、可変減衰器等の
可変利得回路１と、立上り時定数が小さく、且つ立下り
時定数が大きい特性を存し、入力信号の強度を検出する
入力信号強度検出回路２と、この入力信号強度検出回路
２の検出信号に応じて可変利得回路ｌの利得の制御信号
を出力するメモリ等からなる信号強度利得変換回路３と
、この信号強度利得変換回路３からの制御信号、又は入
力信号強度検出回路２からの検出信号を加える低域フィ
ルタ４とを備えたものである。

〔作用〕

入力信号強度検出回路２により話頭切断が生じないよう
に、入力信号の立上りを検出することができる。この検
出信号を基に可変利得回路１の利得制御信号を信号強度
利得変換回路３から読出すものであり、この利得制御信
号を低域フィルタ４を介して可変利得回路１に加えた場
合は、急激に変化する利得制御信号は、低域フィルタ４
により話頭切断が生じない程度に緩い変化となるから、
パルス性の雑音は発生しないものとなる。又入力信号強
度検出回路２からの検出信号を低域フィルタ４を介して
信号強度利得変換回路３に加えた場合は、検出信号の変
化が緩くなるから、信号強度変換回路３からの利得制御
信号の変化も緩くなり、パルス性の雑音は発生しないも
のとなる。

〔実施例〕

以下図面を参照して本発明の実施例について詳細に説明
する。

第２図は本発明の実施例のブロック図であり、１１は可
変利得回路ｌとしての乗算器、１２は入力信号強度検出
回路２としての信号強度検出フィルタ、１３は信号強度
利得変換回路３としてのメモリ、１４は低域フィルタ、
１５は絶対値変換回路、１６は騒音レベル検出フィルタ
である。

乗算器１１．信号強度検出フィルタ１２．メモ１Ｊ１３
．絶対値変換回路１５及び騒音レベル検出フィルタ１６
は、第６図に示す従来例とほぼ同一の構成を有するもの
であり、入力信号は、乗算器１１と絶対値変換回路１５
とに加えられ、絶対値変換回路１５により入力信号の絶
対値が求められて、信号強度検出フィルタ１２と騒音レ
ベル検出フィルタ１６とに加えられる。信号強度検出フ
ィルタ１２は、例えば、第４図に示す構成を用いること
ができるものであり、又騒音レベル検出フィルタ１６は
時定数の大きい低域フィルタに相当するものである。

信号強度検出フィルタ１２と騒音レベル検出フィルタ１
６との出力信号をアドレス信号としてメモリ１３をアク
セスするか、或いは信号強度検出フィルタ１２と騒音レ
ベル検出フィルタ１６との出力信号の差をアドレス信号
としてメモリ１３をアクセスすることができるものであ
り、それによってメモリ１３から利得制御信号としての
係数が読出され、低域フィルタ１４を介して乗算器１１
に加えられ、入力信号と係数との乗算が行われて出力信
号となる。

例えば、第３図に示すように、実線のステ・ノブ状の入
力信号に対して、乗算器１１からの出力信号は点線で示
すように、立上りが僅か緩くなり、立下りは従来例と同
様に徐々に低下する特性となる。従って、入力信号の立
上り部分のエネルギ集中が時間軸上に分散されることに
なり、パルス性の雑音は知覚できない程度に抑制するこ
とができる。

話頭切断防止の為に利得調整間隔は１〜２ｍｓ程度に選
定されるものであり、低域フィルタ１４０時定数は、例
えば、０，５．ｍｓに選定することができる。従って、
信号強度検出フィルタ１２により入力信号の急激な立上
りを検出し、低域フィルタ１４により乗算器１１に加え
る係数の急激な変化を抑制したとしても、話頭切断が増
加する可能性は少ないものとなる。

前述の実施例は、メモリ１３から読出した係数を低域フ
ィルタ１４を介して乗算器１１に加える構成を示すもの
であるが、信号強度検出フィルタ１２の検出信号を低域
フィルタ１４と同様の低域フィルタを介してメモリ１３
に加える構成とすることもできる。その場合、信号強度
検出フィルタ１２の特性が、例えば、第５図に示すよう
に、ステップ状の入力信号に追従した検出信号の立上り
特性となるが、低域フィルタを介してメモリ１３のアド
レス信号とすることにより、そのアドレス信号の変化が
急激でなくなるから、メモリ１３から読出される係数の
変化も急激でなくなり、パルス性の雑音発生を抑制する
ことができる。

又乗算器１１の代わりに、可変利得増幅器や可変減衰器
を用いることも可能であり、その場合には、メモリ１３
から利得制御信号を読出す構成とすれば良いことになる
。

〔発明の効果〕

以上説明したように、本発明は、信号強度利得変換回路
３からの利得制御信号又は入力信号強度検出回路２から
の検出信号を低域フィルタ４に加えるもので、入力信号
強度検出回路２によるステップ状の応答で生じる立上り
部分に於ける雑音エネルギを、低域フィルタ４により時
間軸上に分散することができるから、入力信号強度検出
回路２による話頭切断防止の効果を保持しながら、低域
フィルタ４によりパルス性雑音の発生を防止することが
できる利点がある。従って、有声区間の利得を大きく、
無声区間の利得を小さくするように制御する可変利得増
幅回路として、通話品質の向上を図ることができる。

【図面の簡単な説明】

第１図は本発明の原理説明図、第２図は本発明の実施例
のブロック図、第３図は入出力特性説明図、第４図は信
号強度検出フィルタのブロック図、第５図は信号強度検
出フィルタの特性説明図、第６図は従来例のブロック図
である。 １は可変利得回路、２は入力信号強度検出回路３は信号
強度利得変換回路、４は低域フィルタである。

Claims (1)

1. 【特許請求の範囲】 　入力信号を加える可変利得回路（１）と、立上り時定
   数が小さく、且つ立下り時定数が大きい入力信号強度検
   出回路（２）と、 該入力信号強度検出回路（２）の検出信号に応じて前記
   可変利得回路（１）の利得制御信号を出力する信号強度
   利得変換回路（３）と、 該信号強度利得変換回路（３）からの利得制御信号又は
   前記入力信号強度検出回路（２）からの検出信号を加え
   る低域フィルタ（４）と を備えたことを特徴とする可変利得増幅回路。