JPH0253336A - ブロック符号化復号化方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はデジタル信号伝送系、１！話回線による有線伝
送システム、半導体・メモリ等を使用した音声、音声な
どの録再システムなどに好適な適応型差分ＰＣＭ方式に
良好に用いられるブロック符号化復号化方式に関する。

（従来技術） デジタル信号の伝送あるいは記録再生などに際しては伝
送効率の良い適応型差分ＰＣＭ方式が使用されることが
あり、従来から各種形式の適応型差分ＰＣＭ方式が数多
く提案されて来ており、本出願人会社においても例えば
特公昭５９−５２５８５号公報や特公昭６０−５３９７
１号公報において、制限されたビット数で伝送されるべ
き差分パルス符号変調（差分ＰＣＭ）信号を、入力の差
分信号の信号レベルに応じて得た予測値に基づいてビッ
トシフトを行うように適応処理したり、あるいは制−限
されたビット数で伝送されるべき差分パルス符号変調（
差分ＰＣＭ）信号のビットシフトの制御を、原アナログ
信号の大振幅の状態の検出結果や高周波数の状態の検出
結果も用いた予測値に基づいて行うように適応処理した
りして差分ＰＣＭ信号に特有な勾配過負荷雑音と粒状雑
音とが低減できるようにした差分ＰＣＭ信号によるデジ
タル信号伝送方式を提案している。

第４図は前記した公報に記載されている差分ＰＣＭ信号
によるデジタル信号伝送方式の構成原理の概略を示すブ
ロック図であって、この第４図において、１は伝送、記
録再生などの対象にされているデジタル信号Ｘｎの入力
端子であり、前記した入力端子１に供給されたデジタル
信号Ｘｎは被減衰信号として減算器２に被減数信号Ｘｎ
として供給される。

前記の減算器２には前記した被減数信号Ｘｎよりも１標
本化周期前の信号に対応している信号Ｙｎ−１ハツトが
減数信号として供給されているから。

減算器２からは（Ｘ　ｎ　−（Ｙ　ｎ−１）ハツト）＝
ｄｎで示される差分信号ｄｎが出力されて、それがリミ
ッタ３を介して適応量子化器４に供給される。

適応量子化器４では、それに入力された差分信号ｄｎを
適応処理して所定のビット数（例えば４ビツト）に適応
量子化された信号ｄｎハツトとして出力するが、適応量
子化器４における適応処理は、適応化制御回路５の出力
端子５ｃから供給される制御信号に基づいて行われる。

前記した適応量子化器４からの出力信号ｄｎハツトは、
符号化系の出力信号として伝送系または記録媒体を介し
て復号化系に供給されるとともに。

適応逆量子化器７と適応化制御回路５の入力端子５ａと
に供給される。前記した適応逆量子化器７に供給された
信号ｄｎハツトに対して行われる逆量子化処理は、適応
化制御回路５の出力端子５ｃからインバータ６を介して
供給される制御信号に基づいて行われて、前記した減算
器２からの出力信号ｄｎと略々等しい信号ｄｎウェーブ
を発生し、それを加算、器８に供給する。

前記した加算器８では１標本化周期（１／ｆｓ）前の予
測信号Ｙ（ｎ−１）ハツトと前記の信号ｄｎウェーブと
を加算して、次の予測信号Ｙｎハツトを出力して、それ
をリミッタ９を介してレジスタ１０に供給する。前記の
レジスタ１ｏはそれに供給された信号を１標本化周期（
１／ｆｓ）だけ遅延させて出力する遅延器としての動作
を行う。

また、前記したリミッタ９に供給された予測信号Ｙｎハ
ツトがオーバフローを生じさせるような大きな場合には
、その情報が適応化制御回路５における入力端子５ｂを
介して量子化制御幅制御回路２１に供給されて、それに
より量子化制御幅制御回路２１では、次の標本化時刻と
対応して適応量子化器４で行われる量子化動作が量子化
幅１ステツプだけ変化された状態で行われるようにする
ための制御信号を発生して適応量子化器４に与える。

第５図は前記した第４図中に示されている適応化制御回
路５（第４図中の復号化系中に使用されている適応化制
御回路１２も同一構成）の具体的な構成例を示すブロッ
ク図であって、この第５図に示されている適応化制御回
路５（１２）における端子５　ａ　ｔ　５　ｂ　ｒ　５
　ｃ　（１’　２　ａ　Ｔ　１２　ｂ　＋　１２　ｃ　
）などは、第４図中に示されている適応化制御回路５（
または適応化制御回路１２）に示されている端子５ａ、
５ｂ、５ｃ（１２ａ、１２ｂ、１２ｃ）と対応している
。

適応量子化器４の出力信号ｄｎハツトが、適応化制御回
路５の入力端子５ａを介して信号予測回路１８に供給さ
れると、信号予測回路１８では予測信号Ｐｎを発生して
レベル比較器１９に供給する。前記した信号予測回路１
８は、次の標本化時刻における信号の予測値が発生でき
るような構成であれば、どのような構成のものであって
もよいが、例えば特公昭６０−５３９７１号公報に記載
の第５図中に示されているような信号予測回路、すなわ
ち、絶対値回路からの出力信号を差分器に被減算信号と
して供給するとともに、１標本化周期の遅延器と加算器
とに供給し、前記した１標本化周期の遅延器からの出力
信号を前記した差分器に対して減算信号として与え、前
記した差分器からの出力信号を利得調整器を介して前記
した加算器に供給して、加算器の出力信号として次の標
本化時刻における信号の予測値を発生させるように構成
した信号予測回路が用いられてもよく、そのような構成
態様の信号予測回路が使用された場合に信号予測回路か
ら出力される予測信号Ｐｎは、信号予測回路への入力信
号ｄｎハツトを２倍にした信号から、前記の入力信号の
１標本化周期前に信号予測回路に入力された信号、すな
わち、信号ｄ（ｎ−１）ハツトを差引いた状態の信号に
よって表わされるような信号となる。

前記した信号予測回路１８から比較器１９に供給された
予測信号Ｐｎは、基準信号発生回路２０で発生された基
準信号ｒｎ（ミニマムの基準信号はｏｏｏｏ、マキシマ
ムの基準信号は０１１１　）と比較器１９で比較される
。

比較器１９では前記した基準信号発生回路２０から供給
されている基準信号ｒｎ（ミニマムの基準信号は０００
０、マキシマムの基準信号は０１１１）と。

それに供給された予測信号Ｐｎとの信号レベルの比較を
行って、比較された予測信号Ｐｎが現在伝送中の信号の
量子化幅を上まわる信号レベルの信号（マキシマムの基
準信号０１１１を上まわるレベルの信号）か、あるいは
現在伝送中の信号の量子化幅を下まわる信号レベルの信
号（ミニマムの基準信号０００（ｌを下まわるレベルの
信号）か、もしくは、比較された予測信号Ｐｎがマキシ
マムの基準信号０１１１とミニマムの基準信号ｏｏｏｏ
との間に入っている信号かの比較結果に応じた出力信号
Ｃｎを量子化幅制御回路２１に与える。

そして、前記した量子化幅制御回路２１では比較器１９
から比較結果として出力される信号Ｃｎと対応して、適
応量子化器４における適応量子化の態様を変更させる信
号を発生し、それを出力端子５ｃから適応量子化器４に
供給し、また、インバータ６を介して適応逆量子化器７
に供給するとともに信号予測回路１８に供給する。

前記した量子化幅制御回路２１から供給された制御信号
に応じて適応量子化器４では１例えば次のような適応量
子化動作を行う、すなわち、まず。

（１）前記した比較器１９における比較の結果として、
比較された予測信号Ｐｎがマキシマムの基準信号０１１
１とミニマムの基準信号ｏｏｏｏとの間に入っている信
号であるとされた場合に対応して量子化幅制御回路２１
で発生された制御信号によっては、適応量子化器４はそ
ｔｌ；−までの動作条件と同一の動作条件での動作を続
行する。

（２）前記した比較器１９で比較された予測信号Ｐｎが
、現在伝送中の信号の量子化幅を上まわる信号レベルの
信号（マキシマムの基準信号０１１１を上まわるレベル
の信号）であるとの比較の結果に対応して量子化幅制御
回路２１では、次の標本化時刻と対応して適応量子化器
で行われる適応量子化器４における量子化動作が量子化
幅１ステツプだけ大きくなるように変化された状態で行
われるようにするための制御信号を発生して適応量子化
器４に与え、適応量子化ｔ４−では次の標本化時刻に行
われる量子化動作が１ステツプだけ量子化幅が大きくな
るように変化した状態で行われるようになされる。

（３）前記した比較器１９で比較された予測信号Ｐｎが
、現在伝送中の信号の量子化幅を下まわる信号レベルの
信号（ミニマムの基準信号００００を下まわるレベルの
信号）であるとの比較の結果に対応して量子化幅制御回
路２１では１次の標本化時刻と対応して適応量子化器で
行われる適応量子化器４における量子化動作が量子化幅
１ステツプだけ小さくなるように変化された状態で行わ
れるようにするための制御信号を発生して適応量子化器
４に与え、適応量子化器４では次の標本化時刻に行われ
る量子化動作が１ステツプだけ量子化幅が小さくなるよ
うに変化した状態で行われるようになされる。前記した
（１）〜（３）の各場合に対応して前記した制御信号が
適応量子化器４に供給される他に、インバータ６を介し
て適応逆量子化器７に供給される。

前記のようにして適応量子化器４から符号化系の出力信
号として伝送系または記録媒体を介して復号化系に供給
される出力信号ｄｎハツトは、１次線形予測による予測
信号（傾斜予測信号、微分予測信号）によって適応量子
化器４によって適応量子化して伝送、記録媒体等を介し
て復号化系に供給されるとともに、適応逆量子化器７に
供給される。

前記した適応逆量子化器７に供給された信号ｄｎハツト
に対して行われる逆量子化処理は、適応化制御回路５か
らインバータ６を介して供給される制御信号に基づいて
行われて、前記した減算器２からの出力信号ｄｎと略々
等しい信号ｄｎウェーブを発生して、それを加算器８に
供給する。

前記した加算器８ではｌｌｌｌＩ本化周期（１／ｆｓ）
前の予測信号Ｙ（ｎ−１）ハツトと前記の信号ｄｎウェ
ーブとを加算して、次の予測信号Ｙｎハツトを出力して
、それをレジスタ１ｏに供給する。前記のレジスタ１０
はそれに供給された信号を１標本化周期（１／ｆｓ）だ
け遅延させて出力する遅延器としての動作を行う。

次に、第４図中の復号化系に供給された信号ｄｎハツト
は、適応逆量子化器１１と適応化制御回路１２とに供給
される。適応化制御回路１２では１前記した信号予測回
路１８について説明したと同様な動作を行って出力信号
Ｐｎを出力し、それを比較器１９に供給する。

比較器１９では前記した信号予測回路１８の出力信号Ｐ
ｎと基準信号発生回路２０で発生された基準信号（ミニ
マムの基準信号ば００００、マキシマムの基準信号は０
１１１　）とを比較する。比較器１９における比較結果
に応じた出力信号Ｃｎを量子化幅制御回路２１に与える
。

そして、前記した量子化幅制御回路２１では比較器１９
から比較結果として出力される信号Ｃｎと対応して、適
応逆量子化器１１における適応逆量子化の態様を変更さ
せる信号を発生し、それを出力端子５ｃから適応逆量子
化器１１に供給し、また、インバータ６を介して適応逆
量子化器７に供給するとともに信号予測回路１８に供給
する。

前記した量子化幅制御回路２１から供給された制御信号
に応じて適応逆量子化器１１では所定の適応逆量子化動
作を行って、既述した符号化系における減算器２からの
出力信号ｄｎと略々等しい信号ｄｎウェーブを出力して
、それを加算器１３に供給する。

加算器１３からの出力信号はリミッタ１５を介してＸｎ
ウェーブとして低域通過濾波器（Ｌ　Ｐ　Ｆ）１６に供
給される。また、前記したリミッタ１５からの出力信号
Ｘ’ｎウェーブは、１標本化周期の遅延を信号に与える
遅延器１４に供給されており、前記した遅延器１４の出
力信号は加算器１３で前記の適応逆量子化器１１の出力
信号に加算される。

そして、前記した加算１％１３からの出力信号は、前記
のようにリミッタ１５と低域通過濾波器（ＬＰＦ）１６
とを介して出力端子１７に出力されるが、この出力端子
１７に出力されるデジタル信号は、入力端子１に供給さ
れたデジタル信号に対応しているものになっている。

（発明が解決しようとする問題点） ところで、第４図及び第５図を参照して説明した適応型
差分ＰＣＭ方式では、予測信号に従ってステップサイズ
を適応的に制御して得た差分信号の振幅値そのものを伝
送信号として伝送していたので伝送効率が比較的に低く
、その改善が望まれた。そして、伝送効率の向上の手段
として、従来、例えば差分信号の差分信号（２重差分）
を伝送するようにすることも試みられたが、前記の２重
差分方式では、−度エラーが生じると、そのエラーの影
響が後々にまで及ぶので、このような問題点がなく、し
かも簡単に伝送効率の向上が達成できる方式の出現が待
望された。

（問題点を解決するための手段） 本発明は、通常の差分信号についてみると、隣接の差分
信号間には大きな差がなく、有効使用ビットが下位２ビ
ット程度であることに着目し、かつ、信号を時間軸上で
所定の複数の信号からなるブロックに分割し、その各ブ
ロック毎に１つの信号を基準信号として、その基準信号
以外の信号は前記の基準信号との差信号を伝送信号とし
て使用するように符号化し、また、それを復号化するよ
うにして伝送効率を向上させるよう１こしたブロック符
号化復号化方式、すなわち、入力信号と入力信号の１標
本化周期前の信号に対応する信号との差分を得る減算器
と、前記の減算器の出力信号を入力させて適応量子化し
た信号を発生し、それを符号化系の出力信号として出力
させる適応量子化器と、前記した適応量子化器の出力信
号を逆量子化して前記した減算器の出力信号に対応して
いる信号を発生させる第１の適応逆量子化器と、前記し
た第１の適応逆量子化器の出力信号と前記した入力信号
の１＃Ｉ４本化周期前の信号に対応する信号とを加算す
る加算器と、前記の加算器の出力信号を一標本化周期だ
け遅延させる遅延器と、前記した適応量子化器の出力信
号の状態に応じて適応量子化器と第１の適応逆量子化器
とを適応的に制御するための制御信号を発生する第１の
適応化制御回路とによって構成された符号化系によって
発生された予め定められた語長を有する順次のデジタル
信号における予め定められた個数の信号をそれぞれ１ブ
ロックの信号とし、各１ブロックの信号はその内の１つ
の信号が基準信号としてそのまま伝送信号として使用さ
れ、また、前記した基準信号以外の信号は基準信号との
差信号が基準信号よりも語長の短い伝送信号として使用
されるように各１ブロックの信号を符号化する手段と、
前記の符号化系によって符号化された各１ブロックの信
号をもとの同一語長を有する複数の°信号よりなる各１
ブロックの信号に復号する手段と、前記の復号された信
号が入力信号として供給され、その入力信号に対して第
２の適応逆量子化器を適応的に制御するための制御信号
を発生する第２の適応化制御回路と、前記の入力信号が
供給されるとともに、前記の第２の適応化制御回路の出
力信号によって動作が制御される第２の適応逆量子化器
と。

前記した第２の適応逆量子化器の出力信号が一方入力信
号として供給される加算器と、前記の加算器の出力信号
を遅延器で１標本化周期だけ遅延させた信号を前記の加
算器に他方入力信号として供給する手段とによって構成
された復号化系とからなるブロック符号化復号化方式を
提供するものである。

（実施例） 以下、添付図面を参照して本発明のブロック符号化復号
化方式の具体的な内容を詳細に説明する。

第１図は本発明のブロック符号化復号化方式における符
号化系のブロック図、第２図は本発明のブロック符号化
復号化方式における復号化系のブロック図、第３図はブ
ロック信号の構成を説明するための図である。

第１図示の本発明のブロック符号化復号化方式における
符号化系のブロック図、及び第２図示の本発明のブロッ
ク符号化復号化方式における復号化系のブロック図など
において、第４図を参照して既述した差分ＰＣＭ信号に
よるデジタル信号伝送方式の構成原理の概略を示すブロ
ック図中に示されている構成部分と対応している構成部
分には第４図中で使用している図面符号と同一の図面符
号を使用Ｌ　Ｔ　ｕＮ　！・　　　　　　　　（まず、
第１図において、１は伝送、記録再生などの対象にされ
ているデジタル信号Ｘｎの入力端子であり、前記した入
力端子１に供給されたデジタル信号Ｘｎは被減衰信号と
して減算器２に被減数信号Ｘｎとして供給される。

前記の減算器２には前記した被減数信号Ｘｎよりも１標
本化周期前の信号に対応している信号Ｙｎ−１ハツトが
減数信号として供給されているから、減算器２からは（
Ｘ　ｎ　−（Ｙｎ−１）ハツト）＝ｄｎで示される差分
信号ｄｎが出力されて、それがリミッタ３を介して適応
量子化器４に供給されて、適応量子化器４では、それに
入力された差分信号ｄｎを適応処理して所定のビット数
（例えば４ビツト）に適応旦子化した信号ｄｎｑを発生
し、それをランチ回路２２と減算器２３とに与える。

前記したラッチ回路２２は、前記した適応量子化器４か
ら標本化周期毎に出力される順次の信号の内の所定の時
間々隔毎の信号を同期信号源２８から線２９を介して供
給された同期信号をラッチ信号としてラッチする。

前記した同期信号はデジタル信号の標本化周期の整数倍
の周期に有しており、前記した適応量子化器４から出力
された順次のデジタル信号は、同期信号の時間位置の信
号から次の同期信号の１標本化周期前の時間位置の信号
までが１ブロックの信号となされるのである。

前記のように適応量子化器４がら出力される順次のデジ
タル信号ｄｎｑは、同期信号毎に１ブロックの信号とし
て時間軸上で分割されるが、前記した各１ブロックの信
号の内で同期信号をラッチ信号としてラッチ回路２２で
ラッチされたデジタル信号ｃｌｎｑは、その１ブロック
の信号内における基準信号として減算器２３に被減数信
号として供給される。

前記した１ブロックの信号における基準信号は。

同期信号の期間に減算器２３における減数信号が零とな
されているときに、基準信号としてそのままの数値で減
算器２３から出力信号Ｐｎとして出力される。また、１
ブロックの信号における基準信号に続く順次の信号は、
それが減算器２３に減数信号として供給されることによ
り、減算器２３からは基準信号との差の信号が出方信号
Ｐｎとして順次に出力される。

前記した減算器２３からの出力信号Ｐｎはリミッタ２４
を介して符号器２４に供給されるとともに、加算器２５
にも供給され、前記した加算器２５では前記したラッチ
回路２２がらの出力信号と、リミッタ２４を介して供給
される減算器２３がらの出力信号との加算を行って得ら
た出力信号ｄｎｑハツトを適応化制御回路（ＡＣＣ）５
と適応逆量子化器７とに供給する。

前記のように減算器２３の出力信号Ｐｎがリミッタ２４
を介して供給された符号器３０では、基準信号について
はそのまま伝送信号として使用され、また、前記した基
準信号以外の信号は基準信号との差信号が基準信号より
も語長の短い伝送信号として使用されるように各１ブロ
ックの信号を符号化して、例えば第３図の（ａ）に示さ
れているような１ブロックの信号として伝送路または記
録゛媒体に出力する。

第３図の（ａ）に示されているブロック信号は、１ブロ
ックの先頭の位置に示されている４ビツトの信号（適応
量子化器４がら出方される順次のデジタル信号ｄｎｑが
４ビツトの場合の例を示しているからである）である。

第３図の（ａ）に示されている１ブロックの信号におい
て前記した４ビツトの基準信号に続く各信号はそれぞれ
３ビツトの信号として示されているが、これらの各信号
はラッチ回路２２から減算器２３に被減数信号として供
給されている基準信号から、前記した基準信号と同一の
ブロックの信号として基準信号に引続いて適応量子化器
４から順次に出力された各４ビツトのデジタル信号ｄｎ
ｑを減数信号として減算して得られる信号における下３
桁が符号器３０から３ビツトの信号として出力されたも
のである。

この第３図の（ａ）に例示されている１ブロックの信号
は、もともと１ブロックの信号が５個の４ビツトの信号
、すなわち、１ブロック２０ビツトの信号が、１ブロッ
ク１６ビツトの伝送信号として伝送されるようにされた
場合を示しているが、この例の場合における平均のビッ
トレートは（４＋（３ｘ４））１５＝３．２ビツトとな
る。なお、第３図の（ｂ）は同期信号を示している。

１ブロックの信号は第３図の（ａ）にも例示されている
ように、１ブロックの信号の先頭における信号を基準信
号として、前記した基準信号以外の信号は基準信号より
も例えば１ビツトだけビット数が少ない信号で構成され
ている、というように特定な信号パターンを示すものと
しておけば、信号伝送の開始に先立って前記のような信
号のパターンを伝送してそれを利用して同期動作が行わ
れるようにすることにより、伝送信号の伝送とともに同
期信号の伝送が行われなくてもよい。

さて、前記した適応量子化器４における適応処理は、適
応化制御回路（Ａ　ＣＣ）　５から供給される制御信号
に基づいて行われて、前記した適応量子化器４からの出
力信号ｄｎｑは、前述のようにそれぞれ１ブロック毎の
信号に分割されてから符号器３０で符号化されて符号化
系の出力信号として伝送系または記録媒体を介して復号
化系に供給されるとともに、加算器２５の出力信号ｄｎ
ｑハツトは第１の適応逆量子化器７と第１の適応化制御
回路（ＡＣＣ）５とに供給される。前記した適応逆量子
化器７に供給された信号ｄｎｑハツトに対゛して行われ
る逆量子化処理は、適応化制御回路（八〇Ｃ）５からイ
ンバータ６を介して供給される制御信号に基づいて行わ
れて、前記した適応量子化回路４からの出力信号ｄｎと
略々等しい信号ｄｎウェーブを発生し、それを加算器８
に供給する。

前記した加算器８では１標本化周期（１／ｆｓ）前の予
測信号Ｙ（ｎ−１）ハツトと前記の信号ｄｎウェーブと
を加算して１次の予測信号Ｙｎハツトを出力して、それ
をリミッタ９を介してレジスタ１０に供給する。前記の
レジスタ１０はそれに供給された信号を１標本化周期（
１／ｆｓ）だけ遅延させて出力する遅延器としての動作
を行う。

また、前記したリミッタ９に供給された予測信号Ｙｎハ
ツトがオーバフローを生じさせるような大きな場合には
、その情報が適応化制御回路（ＡＣＣ）５に供給されて
、それにより適応化制御回路（Ａ　ＣＣ）　５では、次
の標本化時刻と対応して適応量子化器４で行われる量子
化動作が量子化幅１ステツプだけ変化された状態で行わ
れるようにするための制御信号を発生して適応量子化器
４ピ与える。

加算器２５の出力信号ｄｎｑハツトが、適応化制御口″
Ｉ＆（ＡＣＣ）５に供給されると、適応化制御回路（Ａ
ＣＣ）５ではそれに供給された適応量子化器４の出力信
号ｄｎｑハツトと基準信号とを比較して、その比較結果
に応じた制御信号を発生して、それを適応量子化器４と
、インバータ６を介して適応逆量子化器７とに供給する
が、この制御信号は、例えば、第５図を参照して既述し
たような構成の適応化制御回路によって発生されるよう
になされていてもよい。

次に、第１図中の復号化系の復号器３１に供給された信
号は、線２９を介して復号器３１に供給されている同期
信号のタイミングで復号器３１がら各１ブロック信号に
おける基準信号がラッチ回路２６に供給されてラッチさ
れる。

前記した各１ブロックの信号における基準信号に引続く
順次の信号は、前記したラッチ回路２６から出力された
基準信号と加算器２７で加算されて信号ｄ　ｎ　ｑ’と
なされて第２の適応化制御回路１２と第２の適応逆量子
化器１１とに供給される。

そして、前記した第２の適応化制御回路１２では第２の
適応逆量子化器１１における適応逆量子化の態様を変更
させる信号を発生してそれを適応逆量子化器゛１１に供
給し、適応逆量子化器１１では第２の適応化制御回路１
２から供給された制御信号に応じて所定の適応逆量子化
動作を行って、既述した符号化系における第１の適応逆
量子化器７からの出力信号ｄｎウェーブと略々同様な信
号ｄｎウェーブを出力して、それを加算器１３に供給す
る。

加算器１３からの出力信号はリミッタ１５を介してＸｎ
ウェーブとして出力端子１７に出力される。また、前記
したリミッタ１５からの出力信号Ｘｎウェーブは、１標
本化周期の遅延を信号に与える遅延器１４に供給されて
おり、前記した遅延器１４の出力信号は加算器１３で前
記の適応逆量子化器１１の出力信号に加算される。また
、リミッタ１５が振幅制限動作を行うような大きな信号
の場合には、リミッタ１５から第２の適応化制御回路１
２に供給された信号によって、第２の適応化制御回路１
２では第２の適応逆量子化器１１が１ビツトのシフト動
作を行うようになされる・前記した加算器１３からの出
力信号は、前記のようにリミッタ１５を介して出力端子
１７に出力されるが、この出力端子１７に出力されるデ
ジタル信号は、入力端子１に供給されたデジタル信号Ｘ
ｎに対応しているものになっている。

（発明の効果） 以上、詳細に説明したところから明らかなように本発明
のブロック符号化復号化方式は、入力信号と入力信号の
１標本化周期前の信号に対応する信号との差分を得る減
算器と、前記の減算器の出力信号を入力させて適応量子
化した信号を発生し、それを符号化系の出力信号として
出力させる適応量子化器と、前記した適応量子化器の出
力信号を逆量子化して前記した減算器の出力信号に対応
している信号を発生させる第１の適応逆量子化器と、前
記した第１の適応逆量子化器の出力信号と前記した入力
信号の１標本化周期前の信号に対応する信号とを加算す
る加算器と、前記の加算器の出力信号を一標本化周期だ
け遅延させる遅延器と、前記した適応量子化器の出力信
号の状態に応じて適応量子化器と第１の適応逆量子化器
とを適応的に制御するための制御信号を発生する第１の
適応化制御回路とによって構成された符号化系によって
発生された予め定められた語長を有する順次のデジタル
信号における予め定められた個数の信号をそれぞれ１ブ
ロックの信号とし、各１ブロックの信号はその内の１つ
の信号が基準信号としてそのまま伝送信号として使用さ
れ、また、前記した基準信号以外の信号は基準信号との
差信号が基準イｇ号よりも語長の短い伝送信号として使
用されるように各１ブロックの信号を符号化する手段と
、前記の符号化系によって符号化された各１ブロックの
信号をもとの同一語長を有する複数の信号よりなる各１
ブロックの信号に復号する手段と、前記の復号された信
号が入力信号として供給され、その入力信号に対して第
２の適応逆量子化器を適応的に制御するための制御信号
を発生する第２の適応化制御回路と、前記の入力信号が
供給されるとともに、前記の第２の適応化制御回路の出
力信号によって動作が制御される第２の適応逆量子化器
と、前記した第２の適応逆量子化器の出力信号が一方入
力信号として供給される加算器と、前記の加算器の出力
信号を遅延器で１ｓ本化周期だけ遅延させた信号を前記
の加算器に他方入力信号として供給する手段とによって
構成された復号化系とからなるブロック符号化復号化方
式であって、この本発明のブロック符号化復号化方式は
、通常の差分信号が、隣接の差分信号間では大きな差が
なく、その差に対応する有効使用ビットは下位２ビット
程度であることに着目し、かつ、信号を時間軸上で所定
の複数の信号からなるブロックに分割し、その各ブロッ
ク毎に１つの信号を基準信号として、その基準信号以外
の信号は前記の基準信号との差信号を伝送信号として使
用するように符号化し、また、それを復号化するように
して伝送効率を向上させるようにすることにより、ビッ
トの有効利用率が上がって伝送ビットレートの低減を達
成できるし、また、伝送エラーが発生しても、そのエラ
ーの影響が１ブロック信号内にとどまって後々の信号に
までは影響が及ばないようにでき、したがって、本発明
方式によれが既述した従来の問題点が良好に解決できる
のである。

【図面の簡単な説明】

第１図は本発明のブロック符号化復号化方式における符
号化系のブロック図、第２図は本発明のブロック符号化
復号化方式における復号化系のブロック図、第３図はブ
ロック信号の構成を説明するための図、第４図は従来例
のブロック図、第５図は適応化制御回路の構成例を示す
ブロック図である。 １・・・伝送、記録再生などの対象にされているデジタ
ル信号Ｘｎの入力端子、２，２３・・・減算器、３．９
，１５．２４・・・リミッタ、１０，１４・・・レジス
タ（遅延器）、４・・・適応量子化器、５，１２・・・
適応化制御回路、６・・・インバータ、７，１１・・・
適応逆量子化器、８，１３．２７・・加算器、１７・・
・出力端子、１８・・・信号予測回路、１９・・・レベ
ル比較器、２０・・・基準信号発生回路、２１・・・量
子化幅制御回路、２２．２６・・・ラッチ回緑路、２８
・・・同期信号源、３ｏ・・・符号器、３１・・・復号
器、特許出願人　　日本ビクター株式会社

Claims (1)

【特許請求の範囲】
1. 入力信号と入力信号の１標本化周期前の信号に対応する
   信号との差分を得る減算器と、前記の減算器の出力信号
   を入力させて適応量子化した信号を発生し、それを符号
   化系の出力信号として出力させる適応量子化器と、前記
   した適応量子化器の出力信号を逆量子化して前記した減
   算器の出力信号に対応している信号を発生させる第１の
   適応逆量子化器と、前記した第１の適応逆量子化器の出
   力信号と前記した入力信号の１標本化周期前の信号に対
   応する信号とを加算する加算器と、前記の加算器の出力
   信号を一標本化周期だけ遅延させる遅延器と、前記した
   適応量子化器の出力信号の状態に応じて適応量子化器と
   第１の適応逆量子化器とを適応的に制御するための制御
   信号を発生する第１の適応化制御回路とによって構成さ
   れた符号化系によって発生された予め定められた語長を
   有する順次のデジタル信号における予め定められた個数
   の信号をそれぞれ１ブロックの信号とし、各１ブロック
   の信号はその内の１つの信号が基準信号としてそのまま
   伝送信号として使用され、また、前記した基準信号以外
   の信号は基準信号との差信号が基準信号よりも語長の短
   い伝送信号として使用されるように各１ブロックの信号
   を符号化する手段と、前記の符号化系によって符号化さ
   れた各１ブロックの信号をもとの同一語長を有する複数
   の信号よりなる各１ブロックの信号に復号する手段と、
   前記の復号された信号が入力信号として供給され、その
   入力信号に対して第２の適応逆量子化器を適応的に制御
   するための制御信号を発生する第２の適応化制御回路と
   、前記の入力信号が供給されるとともに、前記の第２の
   適応化制御回路の出力信号によって動作が制御される第
   ２の適応逆量子化器と、前記した第２の適応逆量子化器
   の出力信号が一方入力信号として供給される加算器と、
   前記の加算器の出力信号を遅延器で１標本化周期だけ遅
   延させた信号を前記の加算器に他方入力信号として供給
   する手段とによって構成された復号化系とからなるブロ
   ック符号化復号化方式