JPH0254353A - メモリ管理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、メモリ管理装置に係り、特に空きメモリの高
速検索と高速書込みを可能にしたメモリ管理装置に関す
るものである。

（従来の技術） 従来よりコンピュータにおける主記憶装置の効率的管理
を実現する最も優れた手段の一つとして、仮想記憶方式
が用いられてきた。

この仮想記憶方式は、まず、ｃｐｕ　（中央処理装置）
が、アドレスバスの本数によって決められる直接アクセ
ス可能なアドレス空間を上限とした仮想的な空間を想定
し、現実に存在する物理的メモリの実空間（主記憶装置
）に、実行に必要なプログラム部分だけを順次、マツピ
ングしていく。

そして、現実に存在する主記憶装置に入りきれないプロ
グラム部分は、ハードディスク等の２次記憶装置に入れ
ておく。

すなわち、実際の主記憶装置の大きさより、大きなプロ
グラムを実行する場合、実行に必要な部分だけをその都
度２次記憶装置より主記憶装置に移してきて、それ以外
の部分は、２次記憶装置に入れておくことにより、必要
な部分は早いアクセスを行うことができ、また、主記憶
装置に入らない部分でも、２次記憶装置内にあることを
意識しないで主記憶装置と同様の感覚で扱うことが可能
となる。

これは、大きなプログラムであっても、実際に実行して
いるときにはその周辺の数キロバイトしか必要ないこと
が多いため、このような方法が可能となる。

しかしながら、この仮想記憶方式では、プログラムを２
次記憶装置が主記憶装置へ移す際に、仮想空間における
プログラムのアドレス（仮想アドレス）を実際に存在す
る主記憶装置のアドレス（物理アドレス）に変換しなけ
ればならない。

そこで、従来の仮想記憶方式では、主記憶装置の容量を
最も細かい単位として、２次記憶装置をページフレーム
と呼ばれる単位に分割しておき、その単位で使用中（使
用不可能）か、未使用（使用可能）かを示すソフト的テ
ーブル構造を有しており、必要に応じてそのテーブルか
らソフトウェア的に空きページフレームを見付ける方法
がとられている。

（発明が解決しようとする課題） 上記した従来の仮想記憶方式では、空きページフレーム
検索（空きメモリ検索）をソフトウェア的に行っている
。

つまり、仮想アドレス空間にあるデータを物理アドレス
空間に初めてマツピングするには、まず空きページフレ
ームをソフト的に探し出し、次に雨空間のマツピングを
行ってから、ようやくデータの書込みが可能となってい
た。

そのため、ページフレームの増加、すなわち、主記憶装
置に実装されるメモリ素子の数が増加したり、負荷がか
かっている状態（主記憶装置が断片的に方々で使用され
ている状！Ｏｉ）では、必要とするプログラムを２次記
憶装置から主記憶装置へ移すのに時間がかかったり、そ
の時々によって応答時間が異なったりするという課題が
あった。

そこで、本発明は上記した従来の課題を解決するために
、アドレス指定することなしに、データをデータバスに
出力し、書込み先のアドレスは、書込み中に取込むこと
ができるメモリ管理装置を提供することにより、高速検
索と高速書込みを実現することを目的とする。

（課題を解決するための手段） 本発明は、上記目的を達成するために、アドレス変換テ
ーブルを備えたメモリ管理装置であって、双方向性のア
ドレスバスと、データの書込みと同時に前記アドレスバ
スのアドレスデータを前記アドレス変換テーブルに取込
む機能を設け、アドレス指定を行なわなくてもメモリに
データの書込みをすることができるようにしたことを特
徴とするメモリ管理装置を提供しようとするものである
。

（実施例） 第１図は本発明のメモリ管理装置の一実施例を示す図で
あり、第２図は第１図中のアドレス変換テーブル番号内
に作成された複数の仮想空間−実空間変換用テーブルの
うちの一例を示す図である。

なお、第２図は、１ｋｂｙｔｅごとに設定された（旧１
）個の仮想ベージデータに対応する実ベージデータを示
すテーブルであるが、この実ベージデータは、そのとき
のメモリの使用状況やメモリの容量、仕様等によって変
化するものである。

また、このテーブルでは、　１　ｋｂｙｔｅごとに設定
された（ト１）個の仮想ベージデータであるが、これも
同様に変化するものであり、この第２図のテーブルに示
された実ベージデータや仮想ベージデータはあくまで一
例である。

また、本実施例の説明では、論理値を正論理で扱うこと
にする。

第１図において、本発明のメモリ管理装置１は、外部ア
ドレス制御部２と、内部アドレス制御部３と、内部アド
レス生成機構４と、アドレス変換テーブル部５と、内部
アドレス獲得ｔ７！１構６とで構成されている。

そして、アドレス変換テーブル５内には、複数の仮想空
間−実空間変換用テーブルが作成され、使用される。そ
のテーブル番号は、アドレス変換テーブル５内の現行ア
ドレステーブルレジスタ１５にセットされる。

また、ＣＰＵ等からのアドレスは、外部アドレスバス９
により、このメモリ管理装置１に供給される。

ソシて、Ｖ／Ｒ８は、外部アドレスバス９によって与え
られたアドレスが、仮想空間のもの（仮想アドレス）か
、実空間のもの（物理アドレス）かを示す。

すなわち、このＶ／Ｒ８の信号が論理的に“１”であれ
ば、外部アドレスバス９のアドレスデータは仮想アドレ
スであり、論理的に°“０”であれば、物理アドレスで
あることを示す。

そして、このＶ／Ｒ８の信号が論理的に０″である場合
は、外部アドレスバス９のアドレスデータ（物理アドレ
ス）は内部アドレス制御部３を介して、そのまま内部ア
ドレスバス１０に出力される。

また、５ＴＯＲ７は、Ｖ／Ｒ８が論理的に１″である場
合に複数存在する仮想空間を切換えるために用いられ、
すでに仮想空間が割当てられている場合には、その仮想
空間に書込む前にその仮想空間の識別番号を指定する。

そして、その場合、その仮想空間の識別番号はアドレス
変換テーブル部５内の現行アドレステーブルレジスタ１
５に蓄えられる。

なお、仮想空間が指定されておらず、Ｖ／Ｒ８が論理的
に“１”である場合、つまり仮想空間に初めてデータを
書込もうとする場合にはこの５ＴＯＲ７の信号の全ての
ビットが論理的に“０″となり、この５ＴＯＲ７の全て
のビットが論理的に“０″で、Ｖ／Ｒ８が論理的に“１
゛である状態を初期書込み状態と呼ぶことにする。

この初期書込み状態では、アドレス変換テーブル部５内
の未使用テーブルが自動的に選択され、そのテーブル番
号が現行アドレステーブルレジスタ１５にセットされる
。

なお、この書込み時にアドレス変換テーブル部５のテー
ブルが全て使用中である場合は、以降の動作に入らず、
別機構によりエラーコード−が現行アドレステーブルレ
ジスタ１５にセットされる。

そして、この初期書込み状態では、外部アドレス制御部
２は、外部アドレスバス９の値を、予め決めておいた仮
想アドレス空間の分割単位（ページ）に変換して、アド
レス変換テーブル部５に出力する。

また、この初期書込み状態において、外部アドレス制御
部２は、内部アドレス制御部３に初期書込み状態である
を知らせるための信号を供給する。

この内部アドレス制御部３は、外部アドレス制御部２の
信号により初期書込み状態であることを知ると、Ｆ／Ｎ
１１、ＷＲ１３を論理的に１″にし、内部アドレスバス
１０と内部アドレス獲得機構６とを接続すると共に、内
部アドレス生成機構４と内部アドレス制御部３とを遮断
する。

また、内部アドレス制御部３は、アドレス変換テーブル
部５に対して、未使用テーブルの１つに外部アドレス制
御部２より供給される仮想ページデータと、後述する内
部アドレス獲得機構６より得られる実ベージデータを第
２図に示すような形式で取込むように指示する。

また、この内部アドレス制御部３は、外部アドレス制御
部２の出力により、ＷＲ１７の動きを検出し、ＷＲ１７
と同じ信号をＷＲ１３に出力する。

そして、内部アドレス獲得機構６は、Ｆ／Ｎ１１が論理
的に“１”にな企と、内部アドレス制御部２より供給さ
れた内部アドレスバス１０のデータが変化する度にその
データをそのままアドレス変換テーブル部５に出力する
か、予め決められた実ベージデータに変換してからアド
レス変換テーブル部５に出力する。

このアドレス変換テーブル部５は、内部に第２図に示し
たような、仮想空間−実空間変換用テーブルを複数持っ
ており、このテーブルは使用中か未使用かに区別されて
いる。

そして、このアドレス変換テーブル部５は、内部アドレ
ス制御部３からの指示により、未使用テーブルを用意し
、内部アドレス獲得機構６より供給されるデータが変化
する度に対応する仮想ベージデータとの対応関係をこの
未使用テーブルに第２図のような形式で作成していく。

また、このアドレス変換テーブル部５は、このようにし
て作成された未使用のテーブルを使用中テーブルにする
と同時に、使用することとなったテーブルのテーブル番
号（１〜Ｎのうちいずれか）を現行アドレステーブルレ
ジスタ１５にセットする。

なお、この実施例のメモリ管理装置１は、初期書込み終
了後、’ｃ　ｐ　ｕ側から現行アドレステーブルレジス
タ１５のデータをデータバス１９により読出すことを仮
定しており、このデータ読込みが終了すると、内部アド
レス制御部３は、Ｆ／Ｎ１１、ＷＥ１２、ＷＲ１３を論
理的に“０″にして、内部アドレス獲得機構６と遮断し
、内部アドレス生成機構と接続する。

また、Ｖ／Ｒ８が論理的に“１″で、既に第２図に示す
ような仮想空間−実空間変換用テーブルが作成されてい
る場合には、仮想ベージデータと実ページデータの対応
がついている領域（使用中テーブル）に対するアクセス
をする第１の定常状態と、仮想ベージデータと実ページ
データの対応がついていない領域（未使用テーブル）に
対するアクセスをする第２の定常状態の２つの定常状態
が存在する。

そして、この第１の定常状態と第２の定常状態は、仮想
空間の識別を表わし、仮想空間−実空間変換用テーブル
のテーブル番号を示すデータは、５ＴＯＰ７で与えられ
る。

この第１の定常状態において、外部アドレス制御部２は
、５ＴＯＰ７で与えられたテーブル番号をそのままアド
レス変換テーブル部５に出力すると共に内部アドレス制
御部３に、第１の定常状態であることを知らせるための
信号を供給する。

この内部アドレス制御部３は、Ｆ／Ｎ１１を論理的に０
″にし、内部アドレス生成機構４のデータを内部アドレ
スバス１０に供給すると共に、内部アドレス獲得機構６
との接続を遮断する。

また、この内部アドレス制御部３は、アドレス変換テー
ブル部５に外部アドレス制御部２より供給された５ＴＯ
Ｐ７のチースル番号を現行アドレステーブルレジスタ１
５にセットするように指示をする。

そして、現行アドレステーブルレジスタ１５にテーブル
番号がセットされると内部アドレス生成機構４には、外
部アドレス制御部２より仮想アドレスに対する実ページ
データが、アドレス変換テーブル部５を介して供給され
る。

また、内部アドレス生成機構４は、アドレス変換テーブ
ル部５より得られる実ページデータを内部アドレス制御
部３に出力する。

また、第２の定常状態においては、既にアドレス変換テ
ーブル部５にアドレス変換テーブルは設定されているが
、外部アドレスバス９によって与えられた仮想アドレス
に対する仮想ベージデータが実ページデータに、まだマ
ツピングされていない。

したがって、第２の定常状態をアドレス変換テーブル部
５が発見すると、この第２の定常状態を外部アドレス制
御部２に知らせるための信号を供給する。

この外部アドレス制御部２は、この第２の定常状態であ
ることを知ると、ＲＤ１６およびＷＲ１７からの信号に
より、この第２の定常状態に移行した原因が書込みによ
るものか、読込みによるものかをａＳする。

そして、もしこの第２の定常状態が書込みによって生じ
たのであれば、外部アドレス制御部２は、初期書込み状
態と同様に内部アドレス制御部３に第２の定常状態であ
ることを知らせるための信号を供給する。

また、この内部アドレス制御部３は、初期書込み状態と
第２の定常状態とではｌ１１１様の動作を行なう。

以上に説明した動作により、初めて仮想空間にデータを
書込もうとする場合、書込み時に内部アドレスバス１０
上にメモリ管理装置１側からアドレスを指定しなくても
、書込みを開始し、同時に内部アドレスバス１０側から
書込み先のアドレス（物理アドレス）を得て、メモリ管
理装置１内のアドレス管理テーブルを作成することが可
能となる。

（発明の効果） 本発明のメモリ管理装置は、上記のように構成したので
、空きメモリを事前にメモリ管理機構が維持して検索を
してから門込みを始める必要はなく、空きメモリにアド
レス指定をしないで、直接に書込みを開始し、そのデー
タの書込みの最中にメモリ側よりアドレスを教えてもら
い、同時に使用中メモリのテーブル構造を作成すること
ができる。

したがって、従来のような空きメモリの管理構造が不要
となり、オペレーティングシステムのメモリの管理機構
に関するオーバーヘッド（実行時間）の軽減に役立つ。

【図面の簡単な説明】

第１図は本発明のメモリ管理装置の一実施例を表わす構
成図、第２図は第１図に示した一実施例中のアドレス変
換テーブル構造内に作成された複数の仮想空間−実空間
変換用テーブルのうちの一例を表わす構成図である。 １・・・メモリ管理装置、２・・・外部アドレスＩＩＪ
１［１部、３・・・内部アドレス制御部、 ４・・・内部アドレス生成様椛、 ５・・・アドレス変換テーブル部、 ６・・・内部アドレス獲得機構、 ９・・・外部アドレスバス、１０・・・内部アドレスバ
ス。

Claims (1)

1. 【特許請求の範囲】 双方向性のアドレスバスと、 アドレス変換テーブルを備えたメモリ管理装置であって
   、 データの書込みと同時に前記アドレスバスのアドレスデ
   ータを前記アドレス変換テーブルに取込むようにして、 アドレス指定を行なわなくてもメモリにデータの書込み
   をすることができるようにしたことを特徴とするメモリ
   管理装置。