JPH025443A - 過剰ハンダ除去方法 - Google Patents
過剰ハンダ除去方法Info
- Publication number
- JPH025443A JPH025443A JP63154739A JP15473988A JPH025443A JP H025443 A JPH025443 A JP H025443A JP 63154739 A JP63154739 A JP 63154739A JP 15473988 A JP15473988 A JP 15473988A JP H025443 A JPH025443 A JP H025443A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- plate
- solders
- region
- excess solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体チップ等の素子を敗り外した後、印刷
回路基板上の電極部に残留する過剰ハンダの除去方法（
こ係り、ｑ！ｊに、過剰ハンダを一時に、残留ハンダ量
が均一になるよう（こ除去するの（こ好適な過剰ハンダ
除去方法に関する１、 〔従来の技術〕 従来、印刷回路基板から素子を取り外した後等に残留す
る過剰ハンダを除去する方法としては、実開昭５７−１
１５２７７号に記載のように、細い金属線材を編み合わ
せてヒモ状にしたものをハンダごてと共にハンダ接合部
分（こあてて加熱し、溶けたハンダを編んだ金属線材の
毛細管現象によって吸い取る方法があった。
回路基板上の電極部に残留する過剰ハンダの除去方法（
こ係り、ｑ！ｊに、過剰ハンダを一時に、残留ハンダ量
が均一になるよう（こ除去するの（こ好適な過剰ハンダ
除去方法に関する１、 〔従来の技術〕 従来、印刷回路基板から素子を取り外した後等に残留す
る過剰ハンダを除去する方法としては、実開昭５７−１
１５２７７号に記載のように、細い金属線材を編み合わ
せてヒモ状にしたものをハンダごてと共にハンダ接合部
分（こあてて加熱し、溶けたハンダを編んだ金属線材の
毛細管現象によって吸い取る方法があった。
上記従来技術は、高密度の回路基板（ごついての配慮が
されておらず、高密度回路基板に搭載された半導体チッ
プの交換時に適用した場合、半導体チップ搭載領域か非
常に小さいため、チップ搭載領域のまわりにある論理変
更用接続パッドや論理変更用接続パッドに接続布線され
ている論理変更用ワイヤに熱的および機械的損傷を与え
る恐れがある。また、電極１つずつ、あるいは一部分ず
つしかハンダを除去できず、チップ搭載領域内の電極部
に残留するハンダを一時に除去することができないので
、効率が悪い。また、ハンダ吸取り治具の表面積が大き
いため、ハンダが取れすぎてしまい、電極面が酸化して
、半導体チップを再搭載する際にハンダのぬれ性が悪く
なり、半導体チップ再搭載後の接続信頼性の低下を避け
ることができない等の問題があった。
されておらず、高密度回路基板に搭載された半導体チッ
プの交換時に適用した場合、半導体チップ搭載領域か非
常に小さいため、チップ搭載領域のまわりにある論理変
更用接続パッドや論理変更用接続パッドに接続布線され
ている論理変更用ワイヤに熱的および機械的損傷を与え
る恐れがある。また、電極１つずつ、あるいは一部分ず
つしかハンダを除去できず、チップ搭載領域内の電極部
に残留するハンダを一時に除去することができないので
、効率が悪い。また、ハンダ吸取り治具の表面積が大き
いため、ハンダが取れすぎてしまい、電極面が酸化して
、半導体チップを再搭載する際にハンダのぬれ性が悪く
なり、半導体チップ再搭載後の接続信頼性の低下を避け
ることができない等の問題があった。
本発明σノ目的は、半導体チップ等の素子搭載領域内の
電極部に残留する過剰ハンダをまわりの論理変更用接続
パッドや論理変更用ワイヤに影響をおよぼすこｄなく、
−時に、ハンダ量が電極上に膜を残す程度で均一になる
ように除去することにある。
電極部に残留する過剰ハンダをまわりの論理変更用接続
パッドや論理変更用ワイヤに影響をおよぼすこｄなく、
−時に、ハンダ量が電極上に膜を残す程度で均一になる
ように除去することにある。
上記目的は、印刷回路基板の素子搭載領域内に、その領
域と同じ大きさのハンダぬれ性の良い金塊板をのせ、そ
の金属板の上にヒートブロックを押し轟てて金属板を加
熱することにより、達成される０ この場合、より多量のハンダを除去するため、金属板の
表面に電極位置に合わせて格子状の溝をつけたものを用
いるこ七もできる。
域と同じ大きさのハンダぬれ性の良い金塊板をのせ、そ
の金属板の上にヒートブロックを押し轟てて金属板を加
熱することにより、達成される０ この場合、より多量のハンダを除去するため、金属板の
表面に電極位置に合わせて格子状の溝をつけたものを用
いるこ七もできる。
また、金属板（こ代えて金属線材を編んだメツシュ状吸
い取り板にハンダを含浸したものを用いてもよい。
い取り板にハンダを含浸したものを用いてもよい。
ハンダぬれ性の良い金属板は、熱したヒートブロックを
押し当てられ加熱されることによって素子搭載領域内ｆ
こある電極部の過剰ハンダを溶かして金属板の表面に付
着させる。それにより、電極部の過剰パンダは金属板の
方に転移Ｔるので、その金属板を引き上げることにより
、素子搭載領域内の電極部の過剰ハンダは、−時に、残
留ハンダ量が均−になるようｔこ除去される。
押し当てられ加熱されることによって素子搭載領域内ｆ
こある電極部の過剰ハンダを溶かして金属板の表面に付
着させる。それにより、電極部の過剰パンダは金属板の
方に転移Ｔるので、その金属板を引き上げることにより
、素子搭載領域内の電極部の過剰ハンダは、−時に、残
留ハンダ量が均−になるようｔこ除去される。
溝付金属板あるいはメツシュ状吸い取り板を用いた場合
も同様である。
も同様である。
以下、本発明の実施例を図面により説明Ｔる。
第１図および第２図は、本発明の一実施例である、薄銅
板を用いた過剰ハンダ除去方法の説明図である。モジュ
ール１ｏは、多層セラミック基板１と半導体チップ５か
ら構成されていて、多層セラミック基板１上には半導体
チップ５８搭載するための電極３が設けられており、電
極３と半導体チップ５とはハンダ２を介して接続されて
いる。また、電極３のまわりには論理変更用接続パッド
４があり、その接続パッドには論理変更用ワイヤ６が接
続布線されている。
板を用いた過剰ハンダ除去方法の説明図である。モジュ
ール１ｏは、多層セラミック基板１と半導体チップ５か
ら構成されていて、多層セラミック基板１上には半導体
チップ５８搭載するための電極３が設けられており、電
極３と半導体チップ５とはハンダ２を介して接続されて
いる。また、電極３のまわりには論理変更用接続パッド
４があり、その接続パッドには論理変更用ワイヤ６が接
続布線されている。
上記モジュールにおいて、すでに実装さｎた半導体チッ
プ５を論理変更等のため機械的あるいは加熱することに
より取り外した場合、当該チップ搭載領域７内の’ｌＥ
＆３上には過剰ハンダ２ａが残留し、その高さが不ぞろ
いであるため、このままでは半導体チップを再搭載する
ことができない。
プ５を論理変更等のため機械的あるいは加熱することに
より取り外した場合、当該チップ搭載領域７内の’ｌＥ
＆３上には過剰ハンダ２ａが残留し、その高さが不ぞろ
いであるため、このままでは半導体チップを再搭載する
ことができない。
そこで、こりＪ過剰ハンダ２ａ−ｐある一定量にするた
めに、当該チップ搭載領域７ｃこ、その領域と同じ大き
さの薄鋼板８をのせ、その薄銅板８の上にヒートブロッ
ク９を押し当てて、内蔵した電気ヒータ９ａにより薄銅
板８を加熱し、その熱で電極３上の過剰ハンダ２ａ／）
浴か丁。溶けたハンダ２は薄銅板８Ｉこ転移され、チッ
プ搭載領域内の’［１極３上の過剰ハンダ２ａは、−時
に、しかも残留量が均一になるように除去される。
めに、当該チップ搭載領域７ｃこ、その領域と同じ大き
さの薄鋼板８をのせ、その薄銅板８の上にヒートブロッ
ク９を押し当てて、内蔵した電気ヒータ９ａにより薄銅
板８を加熱し、その熱で電極３上の過剰ハンダ２ａ／）
浴か丁。溶けたハンダ２は薄銅板８Ｉこ転移され、チッ
プ搭載領域内の’［１極３上の過剰ハンダ２ａは、−時
に、しかも残留量が均一になるように除去される。
同領域内の、各電極のハンダ残留量のバラツキが大きい
時は、次に示す実施ψｊが有効である。まず、１回目の
ハンダ除去では、第５図（ｂ）に示すような表面に格子
状の溝をつけた溝付薄鋼板８ｂ％用いて、第４図Ｃζ示
すようにその溝を電極３１こ合わせて上記除去操作を行
う。溝付銅板８ｂ８用いることｆこより、第５図に示す
ように、銅板８ｂにつけられた溝の中にハンダ２ｂが吸
収され、より多量のハンダを除去できる。また、残留量
の少ない電極３上のハンダ２ａは、溝付銅板８ｂの溝の
底の部分さの接触面積が小さいため、転移量も少ない。
時は、次に示す実施ψｊが有効である。まず、１回目の
ハンダ除去では、第５図（ｂ）に示すような表面に格子
状の溝をつけた溝付薄鋼板８ｂ％用いて、第４図Ｃζ示
すようにその溝を電極３１こ合わせて上記除去操作を行
う。溝付銅板８ｂ８用いることｆこより、第５図に示す
ように、銅板８ｂにつけられた溝の中にハンダ２ｂが吸
収され、より多量のハンダを除去できる。また、残留量
の少ない電極３上のハンダ２ａは、溝付銅板８ｂの溝の
底の部分さの接触面積が小さいため、転移量も少ない。
このようＩこして、１回目カッ・ンダ除去により残留量
の多い電極６上のハンダ２ａはあらかた除去され、電極
６上のハ／り“２ＣＱづ残留量のバラツキは少なくなる
。次に、第６図（ａ）に示す平銅板８ａを用いて２回目
のハンタ゛除去を第６図番こ示すようにして行う。平銅
板８ａｆこハンダ２ａ４転移させることにより、チップ
搭載領域Ｚ内の′電極５上のハンダ２ｅＯＪ残留量を第
７図１こ示すようＩこ均一１こすることができる。ここ
で、ハンダを転移させた薄鋼板は加熱した状態で水平に
引き上げる必較がある。そ（／Ｊ １つの方法としては
、ヒートブロック９の中心に真空吸引用管路１２を設け
ておき、薄銅板８を加熱しハンダを転移させた後、真空
吸引することにより、ヒートブロック９と一緒に薄鋼板
８を引き上げる。そυ」他の方法として、チップ搭載領
域周辺部子こ余裕がある場合に（工、ヒートブロック９
にチャック機構を股をす、薄銅板８を機械的に把持して
引き上げる方法もある。
の多い電極６上のハンダ２ａはあらかた除去され、電極
６上のハ／り“２ＣＱづ残留量のバラツキは少なくなる
。次に、第６図（ａ）に示す平銅板８ａを用いて２回目
のハンタ゛除去を第６図番こ示すようにして行う。平銅
板８ａｆこハンダ２ａ４転移させることにより、チップ
搭載領域Ｚ内の′電極５上のハンダ２ｅＯＪ残留量を第
７図１こ示すようＩこ均一１こすることができる。ここ
で、ハンダを転移させた薄鋼板は加熱した状態で水平に
引き上げる必較がある。そ（／Ｊ １つの方法としては
、ヒートブロック９の中心に真空吸引用管路１２を設け
ておき、薄銅板８を加熱しハンダを転移させた後、真空
吸引することにより、ヒートブロック９と一緒に薄鋼板
８を引き上げる。そυ」他の方法として、チップ搭載領
域周辺部子こ余裕がある場合に（工、ヒートブロック９
にチャック機構を股をす、薄銅板８を機械的に把持して
引き上げる方法もある。
以上の操作により、チップ搭載領域７内の電極３上の過
剰ハンダ２を除去することができる。本実施例によｎば
、チップ搭載領域７（Ｊ〕まわりの論理変更用接続バッ
ド４やその接続バッドｆこ接続布線されている論理変更
用ワイヤ６に熱的あるいは機械的に影響を与えることな
く、チップ搭載領域Ｚ内の電極ｓ上の過剰ハンダ２８−
時に、しかも残留量が均一になるように除去できる効果
がある。
剰ハンダ２を除去することができる。本実施例によｎば
、チップ搭載領域７（Ｊ〕まわりの論理変更用接続バッ
ド４やその接続バッドｆこ接続布線されている論理変更
用ワイヤ６に熱的あるいは機械的に影響を与えることな
く、チップ搭載領域Ｚ内の電極ｓ上の過剰ハンダ２８−
時に、しかも残留量が均一になるように除去できる効果
がある。
別の実施例として、薄銅板８ではなく、第６図（ｃ）Ｉ
こ示すような細い金属線材ヲ編んだメツシュ状吸い取り
板１１８用いた例を示す。除去の方法は、前記実施例と
同様（こチップ搭載領域７４Ｃ合わせた大きさのメツシ
ュ状の吸い取り板１１そ電極６上にのせ、そり上からヒ
ートブロック９を押し当て加熱下ることにより、電極３
上の過剰ハンダ２をメツシュ状吸い取り板１１に吸収さ
せて除去する。ただし、メツシュ状吸い取り板１１は、
表面積が大きいため、電極５上のハンダ２を全て吸い取
ってしまう場合がある。ハンダ２を全て除去してしまう
と、電極５の表面が酸化して、半導体チップ５を再搭載
ｆる際に、ハンダのぬれ性が悪くなる恐れがある。そこ
で、メツシュ状吸い取り板１１ヲ用いる場合には、あら
かじめメツシュ状吸い取り板１１にハンダを含浸させて
おくこと（こより、電極３上の過剰ハンダ２の吸い取り
ｊｌ′を制限することで、電極６上にハンダ膜を残して
はんだ除去を行うことができる。
こ示すような細い金属線材ヲ編んだメツシュ状吸い取り
板１１８用いた例を示す。除去の方法は、前記実施例と
同様（こチップ搭載領域７４Ｃ合わせた大きさのメツシ
ュ状の吸い取り板１１そ電極６上にのせ、そり上からヒ
ートブロック９を押し当て加熱下ることにより、電極３
上の過剰ハンダ２をメツシュ状吸い取り板１１に吸収さ
せて除去する。ただし、メツシュ状吸い取り板１１は、
表面積が大きいため、電極５上のハンダ２を全て吸い取
ってしまう場合がある。ハンダ２を全て除去してしまう
と、電極５の表面が酸化して、半導体チップ５を再搭載
ｆる際に、ハンダのぬれ性が悪くなる恐れがある。そこ
で、メツシュ状吸い取り板１１ヲ用いる場合には、あら
かじめメツシュ状吸い取り板１１にハンダを含浸させて
おくこと（こより、電極３上の過剰ハンダ２の吸い取り
ｊｌ′を制限することで、電極６上にハンダ膜を残して
はんだ除去を行うことができる。
本実施例によれば、半導体チップ５８論理変更。
製造不良等の理由により、多層セラミック基板１上から
取り外した時に、チップ搭載領域７内の電極６上に残留
している過剰〕・ンダ２を、電極６上にハンダ膜を残し
て除去できるので一４後工程の良品または別機能の半導
体チップ５の再搭載が可能トナリ、多層セラミック基板
がもつハンダ接続回数の限界まで半導体チップを交換で
きる効果がある。
取り外した時に、チップ搭載領域７内の電極６上に残留
している過剰〕・ンダ２を、電極６上にハンダ膜を残し
て除去できるので一４後工程の良品または別機能の半導
体チップ５の再搭載が可能トナリ、多層セラミック基板
がもつハンダ接続回数の限界まで半導体チップを交換で
きる効果がある。
本発明によれば、印刷回路基板上に搭載された半導体チ
ップ等の素子の取り外し後に素子搭載領域内の電極部に
残留する過剰ハンダを、素子搭載領域Ｑ）まわりの論理
変更用接続パッドやその接続パッドｉこ接続布線されて
いる論理変更用ワイヤに影響を及ぼすことなく、また、
−時曇こ、＝ｉ５ｒ電極上ＣＩＪ残留ハンダ量が均−Ｃ
ｃするように除去することが可能となる。これにより、
設計変更、製造不良等による半導体チップ等の交換に際
し、容易に対応できる効果がある。
ップ等の素子の取り外し後に素子搭載領域内の電極部に
残留する過剰ハンダを、素子搭載領域Ｑ）まわりの論理
変更用接続パッドやその接続パッドｉこ接続布線されて
いる論理変更用ワイヤに影響を及ぼすことなく、また、
−時曇こ、＝ｉ５ｒ電極上ＣＩＪ残留ハンダ量が均−Ｃ
ｃするように除去することが可能となる。これにより、
設計変更、製造不良等による半導体チップ等の交換に際
し、容易に対応できる効果がある。
第１図は薄銅板を用いた半導体チップ搭載領域内の過剰
ハンダ除去方法を説明するための断面図、第２図は同上
斜視図、第５ ：・ｄ （ａ） 、 （ｂ） 、 （ｃ
）は平銅板お溝付銅板およびメツシュ状吸い取り板の外
観図、第４図は溝付銅板による過剰ハンダ除去方法を説
明するための断面図、第５図は溝付銅板による過剰ハン
ダ除去後の状態図、第６図は平銅板Ｉこよる過剰ハンダ
除去方法を説明するための断面図、第７図は平銅板によ
る過剰ハンダ除去後の状態図である。 １・・・多層セラミック基板 ２・・・ハンダ ６・・・電極４・・・論理変
更用接続パッド ５・・・半導体チップ ６・・・論理変更用ワイヤ７
・・・半導体チップ搭載領域 ８・・・薄銅板 ８ａ・・・平らな薄銅板８ｂ
・・・溝付薄銅板 ９・・・ヒートブロック１０・・
・モジュール １１・・・メツシュ状吸い取り板 １２・・・真空吸引用管路 冶 弗 回 しα） ０社） （１１−′） 第 図
ハンダ除去方法を説明するための断面図、第２図は同上
斜視図、第５ ：・ｄ （ａ） 、 （ｂ） 、 （ｃ
）は平銅板お溝付銅板およびメツシュ状吸い取り板の外
観図、第４図は溝付銅板による過剰ハンダ除去方法を説
明するための断面図、第５図は溝付銅板による過剰ハン
ダ除去後の状態図、第６図は平銅板Ｉこよる過剰ハンダ
除去方法を説明するための断面図、第７図は平銅板によ
る過剰ハンダ除去後の状態図である。 １・・・多層セラミック基板 ２・・・ハンダ ６・・・電極４・・・論理変
更用接続パッド ５・・・半導体チップ ６・・・論理変更用ワイヤ７
・・・半導体チップ搭載領域 ８・・・薄銅板 ８ａ・・・平らな薄銅板８ｂ
・・・溝付薄銅板 ９・・・ヒートブロック１０・・
・モジュール １１・・・メツシュ状吸い取り板 １２・・・真空吸引用管路 冶 弗 回 しα） ０社） （１１−′） 第 図
Claims (1)
- 【特許請求の範囲】 １．印刷回路基板上に複数個の素子を搭載したモジュー
ルから交換したい素子を取り外した後、印刷回路基板の
当該素子搭載領域内の電極部に残留する過剰ハンダを取
り除く過剰ハンダ除去方法において、当該素子搭載領域
内に、その領域と同じ大きさのハンダぬれ性の良い金属
板をのせ、該金属板の上にヒートブロックを押し当てて
加熱することにより、当該素子搭載領域内の電極部に残
留する過剰ハンダを前記金属板に転移させて除去するこ
とを特徴とする過剰ハンダ除去方法。 ２．請求項１記載の過剰ハンダ除去方法において、金属
板の表面に電極位置に合わせて格子状の溝をつけたもの
を用いることを特徴とする過剰ハンダ除去方法。 ５．請求項１記載の過剰ハンダ除去方法において、金属
板に代えて金属線材を編んだメッシュ状吸い取り板にハ
ンダを含浸したものを用いることを特徴とする過剰はん
だ除去方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63154739A JPH025443A (ja) | 1988-06-24 | 1988-06-24 | 過剰ハンダ除去方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63154739A JPH025443A (ja) | 1988-06-24 | 1988-06-24 | 過剰ハンダ除去方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH025443A true JPH025443A (ja) | 1990-01-10 |
Family
ID=15590867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63154739A Pending JPH025443A (ja) | 1988-06-24 | 1988-06-24 | 過剰ハンダ除去方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH025443A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0461191A (ja) * | 1990-06-22 | 1992-02-27 | Hitachi Ltd | はんだ除去機構付電子部品取外し装置 |
-
1988
- 1988-06-24 JP JP63154739A patent/JPH025443A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0461191A (ja) * | 1990-06-22 | 1992-02-27 | Hitachi Ltd | はんだ除去機構付電子部品取外し装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5072874A (en) | Method and apparatus for using desoldering material | |
| EP0244666B1 (en) | Balltape structure for tape automated bonding, multilayer packaging and universal chip interconnection | |
| US5315070A (en) | Printed wiring board to which solder has been applied | |
| US4934582A (en) | Method and apparatus for removing solder mounted electronic components | |
| KR100279133B1 (ko) | 전자회로장치의제조방법,땜납잔여물균일화지그,땜납페이스트전사용지그,및전자회로장치의제조장치 | |
| US4582975A (en) | Circuit chip | |
| US5172853A (en) | Method for applying solder to printed wiring boards and printed wiring board to which solder has been applied | |
| US4506139A (en) | Circuit chip | |
| JPH025443A (ja) | 過剰ハンダ除去方法 | |
| US20050035184A1 (en) | Method of soldering semiconductor part and mounted structure of semiconductor part | |
| JPS6129159B2 (ja) | ||
| TWI842536B (zh) | 銅柱之巨量轉移方法及裝置 | |
| JP2822496B2 (ja) | プリント配線板へのリードピンの半田付け方法 | |
| JP3163707B2 (ja) | 配線基板 | |
| JPH03101191A (ja) | ビア充填方法 | |
| JP2709484B2 (ja) | 半導体装置の製造方法 | |
| JP2001135666A (ja) | 電子回路装置の製造方法および製造装置 | |
| JPH03192793A (ja) | 電気回路部品の実装方法 | |
| JPH05283587A (ja) | 多リード素子の半田付方法 | |
| JPH0645377A (ja) | 半導体製造装置及び半導体パッケージ並びにチップ実装方法 | |
| JPH0613520A (ja) | 半導体電子部品 | |
| JPS6387794A (ja) | 回路基板のリフロ−半田付用当て具及び半田付方法 | |
| JPH04258369A (ja) | ソルダ除去方法 | |
| JPS5824940B2 (ja) | ハンドウタイソシノジツソウホウホウ | |
| JPH0513061U (ja) | 電力半導体装置 |