JPH025466Y2 - - Google Patents

Description

【考案の詳細な説明】 この出願の考案はDIPロータリコードスイツチ
に関するものである。

先づ従来より使用されているこの種のスイツチ
を添付図面を参照して説明する。第１図乃至第３
図は従来例のこの種のスイツチ外部形状を図示す
るもので、ハウジングａ内にロータｂがデイスク
（図示せず）を介してベースｄ上を回転自在に配
設される。前記ベースより一本の共通端子ｃ（コ
モン端子という）と四本の端子ｅが突設する。

この種のロータリコードスイツチの目的は、デ
イスクと共にロータｂを回動し所定の位置に設定
することにより、例えば４ビツトのデジタル信号
を取出すことである。これがため第４図に図示の
ように、スイツチS₁，S₂，S₃，S₄がロータｂの
各々のポジシヨンに対し適宜にON，OFFによる
通電不通電をなして16種類のコード出力を得る様
構成されている。

然し乍らこの種のロータリコードスイツチにお
いては、配線上煩瑣複雑な構成となり製作上面倒
である等の欠陥が生じた。これらの配線構成を示
すための一例として第５図を提示する。図示の
IC論理回路においては、スレツシヨルドレベル
を十分に保証するために各信号ラインを抵抗Ｒで
電源ラインVccに接続する。この方式をプルアツ
プと言い、この抵抗をプルアツプ抵抗と言う。又
論理によつては、スイツチのコモン端子ｅを電源
ラインVccに接続し、抵抗をグランドＧに落すこ
ともできる。この方式をプルダウンと言う。前記
のプルアツプ方式にしても亦プルダウン方式を採
用するにしても、スイツチ１個に対し複数本の抵
抗が必要である。従つてプリントパターンの設計
は当然複雑且面倒となる。

次に同様な第二使用例として、第６図を提示す
る。この使用例においては、ロータリ、コードス
イツチを複数個並べて１，10，100……の桁とし
てアドレス設定等に用いられる場合である。アド
レス番号を読みとるためには、デコーダｆからの
共通ラインにスイツチの端子を接続し、順次各ス
イツチのコモン端子ｃをグランドダウンして読み
とるものである。そのためには前記第１使用例で
説明したプルアツプ抵抗の外に、各スイツチ毎に
４個のダイオードを必要とする。例えば１位のス
イツチｇが２を表わし、又10位のスイツチｈが６
を表わしている場合にあつては、１位を読み取る
ために１位スイツチｇのコモン端子ｃをグランド
に落すと１，２，４，８の信号ラインのうち２の
みがＬレベルになるはずであるが、10位のスイツ
チｈのスイツチの中では２，４が10位のスイツチ
ｈのコモン端子ｃを介して接続しているため、ダ
イオードが存在しない場合には、４の信号ライン
もＬレベルに落ちて、１位の桁は６として扱われ
てしまうことになる。そこで前記構成のコードス
イツチをフアクシミリ等で電話番号の設定用とし
て採用しようとすれば、通常この種のコードスイ
ツチが10個も必要であると共にこれらのスイツチ
の周囲に40本の抵抗と同数のダイオードを用いね
ばならない。そのため使用するプリント基板の設
計は複雑困難を極めるばかりかプリント基板面積
も大となり且組立てコストも増大する等の欠陥が
あつた。

本考案は前記従来例の各種の欠陥を克服するこ
とを目的とするもので、その要旨は一本のコモン
端子と複数本の出力端子を具えたDIPロータリコ
ードスイツチに別にプルアツプ端子を設けると共
に前記プルアツプ端子と前記出力端子群との間に
出力端子数と同数の抵抗体を配線してなるもので
ある。

そこで明細書の添付図面を参照して、本考案の
実施例を説明する。

第７図乃至第９図において、ハウジング１０内
にロータ１２がデイスク（図示せず）を介してベ
ース上面を回動自在に収容される。ベース１４に
は、コモン端子１６、プルアツプ端子１８並に複
数個の端子２０が装着される。符号２２は後述す
るようにロータ１２の上面に刻設した回動用スリ
ツトである。第１０図において、ハウジング１０
内には外側にクリツクばね部２４を、又下面にベ
ース１４の中心突起部２６に嵌合可能な孔部２８
を具えたロータ１２が収容される。符号１５はハ
ウジング１０とロータ１２との間を密閉するため
に両部材間に嵌挿されたＯリングである。

ハウジング１０に嵌着されたベース１４には、
絶縁板としてセラミツク基板３０が埋め込まれそ
の上面には後述する導体４６ａ，４６ｂ，４６
ｃ，４６ｄ，４６ｅが、又その下面には後述する
ように複数の抵抗体５０並に導体群が配設され
る。又セラミツク基板３０の上面に到達するよう
にベース１４に穿設した複数の角状溝孔３４には
接点部３６ａ，３６ｂ，３６ｃ，３６ｄ，３６ｅ
が収容される。前記ロータ１２の下面に設けた突
起部（図示せず）はデイスク３８上面に穿設した
対向穴部（図示せず）に嵌合する。従つて前記デ
イスク３８の中心部はベース突起部２６に嵌挿さ
れ、ロータ１２の回動に伴つてベース上面を回動
自在である。

デイスクの下面は適宜のパターンを設けたプリ
ント板を形成し（図示せず）前記ロータの回動に
伴い、前記パターンの所定個所が、接点部３６と
の接触状況に応じて、スイツチに通電、不通電作
用をもたらすように構成する。

ベース１４の構成について更に詳説する。第１
１図は、端子群１６，１８，２０を一枚の板状体
より打抜き各端子が板状体の縁片４０で連設され
ている状態のまゝベース１４を合成樹脂等を用い
てインサート成形した上面図を図示するもので、
前記縁片４０をＸ−Ｘ及びＹ−Ｙの線で切り落し
て所望の端子群を形成して後ベース１４端部に設
けた段部４２でそれぞれ所定方向に折曲する。

前記コモン端子１６、プルアツプ端子１８、端
子群２０は、それぞれ前記セラミツク基板３０の
両側に装着されるが、その一方法として、前記端
子の端部に設けた二又部４４により、セラミツク
基板３０の両側を挾持してもよい。

第１３図はセラミツク基板３０の上面図で、五
個の角状導体４６ａ，４６ｂ，４６ｃ，４６ｄ，
４６ｅが配設されるが、これらの導体は導電ペー
ストを印刷後焼成すればよい。前記角状導体４６
ａ，４６ｂ，４６ｃ，４６ｄ，４６ｅはそれぞれ
接点部３６ａ，３６ｂ，３６ｃ，３６ｄ，３６ｅ
に接触する。

符号４８は貫通孔で導電ペースト等を用いてセ
ラミツク基板下面の導体部材と電気的に接続され
る。

第１４図はセラミツク基板の底面を図示するも
ので、導体は四つのグループ４７ａ，４７ｂ，４
７ｃ，４７ｄに区分する。又符号５０は抵抗体群
４個よりなる。これらの抵抗体群５０はそれぞれ
導体４７ｃと導体４７ｂとを連結する。これらの
導体群及び抵抗体群はそれぞれペーストを印刷後
焼成したものである。又これら部材は図示のよう
に、それぞれ関係の端子にハンダ付けにより連結
される。

前記のようにセラミツク基板３０に導体其他関
係部材を組付けて後これを合成樹脂等によるイン
サート成形をなし、しかる後縁部４０をＸ−Ｘ，
Ｙ−Ｙの線で切り落し、各端子を段部４２で折曲
垂下させることにより本発明のDIPロータリコー
ドスイツチが完成する。又このスイツチの回路は
第１５図に図示の通りである。すなわち、１本の
コモン端子１６と複数の出力端子２０を具え別に
プルアツプ端子１８を設け、前記プルアツプ端子
１８と複数の出力端子２０との間に出力端子数と
同数の抵抗体５０を配設する。ロータ１２のスリ
ツト２２にドライバを挿入して所定方向に所定角
度回動させることにより、ばね部２４がロータ内
側をクリツク音を発生し、デイスク３８と共にベ
ース１４上面を摺動し、デイスクのパターンが適
宜の接点部３６ａ…３６ｅに接触したり接触しな
かつたりして通電、不通電となりスイツチの作動
が行われる。

第１６図乃至第１９図に本考案に係る別の実施
例を図示する。本実施例においては、出力端子数
と同数の抵抗体とダイオードを配設したものであ
る。４個のダイオード３２はパツケージ中に収容
され、それぞれアノード側は導体４７ｂ又カソー
ド側は４７ａに接続するが、これと反対の接続方
式も使用回路論理によつては可能であることは勿
論である。又導体群及び抵抗体群はそれぞれ関係
の端子に連結されていることは勿論である。本発
明の実施例において使用するダイオード３２は、
いわゆるミニモールドパツケージに収められた小
型ダイオードで４端子で構成されているので、１
パツケージに２個のダイオードが図示されている
が、ダイオード４本が存在すれば１パツケージ内
に収容してもよいことは勿論である。

本考案に係るスイツチの構造並に回路は極めて
簡単であり、複雑な設計を必要とせず使用基板の
面積も小さく、各種小型電気機器に採用できる等
の効果がある。

【図面の簡単な説明】

添付第１図乃至第６図は従来例のDIPロータリ
コードスイツチを図示する。第１図は従来例の
DIPロータリコードスイツチの平面図。第２図は
第１図の側面図。第３図は第１図の底面図。第４
図、第５図、第６図は従来例のDIPロータリコー
ドスイツチの回路図。第７図乃至第１５図は本考
案に係るDIPロータリコードスイツチの一実施例
を図示する。第７図は本考案に係るDIPロータリ
コードスイツチの平面図。第８図は第７図の側面
図。第９図は第１図の底面図。第１０図は第７図
のＡ−Ａに沿つた断面図。第１１図はセラミツク
基板にインサート成形を施し縁部を切断しない前
の平面図。第１２図は第１１図のＢ−Ｂの線に沿
つた断面図。第１３図はセラミツク基板の表面で
ベースにインサート成形前の状態を図示する平面
図。第１４図は第１３図の底面図。第１５図は本
考案に係るスイツチの回路図。第１６図乃至第１
９図は本考案に係る別の実施例を図示する。第１
６図は第一実施例の第１０図に、第１７図は第１
２図に、第１８図は第１４図に、又第１９図は第
１５図にそれぞれ対応する図面である。 １０……ハウジング、１２……ロータ、１４…
…ベース、１６……コモン端子、１８……プルア
ツプ端子、２０……出力端子、３０……セラミツ
ク基板、３２……ダイオード、３６ａ，３６ｂ，
３６ｃ，３６ｄ，３６ｅ……接点部、３８……デ
イスク、４６ａ，４６ｂ，４６ｃ，４６ｄ，４６
ｅ……セラミツク上面導体、４７ａ，４７ｂ，４
７ｃ，４７ｄ……セラミツク下面導体、５０……
抵抗体。

Claims (1)

1. 【実用新案登録請求の範囲】 １ ハウジング内に回動自在のロータとベースの
   一部を収容し、前記ベース内に埋め込まれたセ
   ラミツクを最適とする絶縁板の端部にそれぞれ
   コモン端子、プルアツプ端子、複数の出力端子
   を連結なし、又前記絶縁板の上面には、その貫
   通孔を介してそれぞれ下面の相対応する位置に
   設けた導体に接続する複数の導体を配設し、更
   に下面に配設した導体に出力端子と同数の抵抗
   体を連設し、前記絶縁板上面に設けた複数の導
   体にその一端部が当接し、その他端部はロータ
   に伴つて回動自在なデイスクのプリントパター
   ンの所定個所に接触することによりスイツチを
   作動せしめることを可能とする接点部をベース
   に設けたDIPロータリコードスイツチ。 ２ 絶縁板の上面には、その貫通孔を介して下面
   の相対応する位置に設けた導体に接続する前記
   出力端子と同数の導体を配設し、更に下面に配
   設した導体に前記出力端子と同数の抵抗体とダ
   イオードを連設してなる実用新案登録請求の範
   囲第１項に記載のDIPロータリコードスイツ
   チ。