JPH0427647B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） この出願の発明はDIP.ロータリ．コードスイ
ツチに関するものである。

（従来の技術） 先ず従来より使用されているこの種のスイツチ
を添付図面を参照して説明する。第１図乃至第３
図は従来例のこの種のスイツチ外部形状を図示す
るもので、ハウジングａ内にロータｂがデイスク
（図示せず）を介してベースｄ上を回転自在に配
設される。前記ベースｄより一本の共通端子ｃ
（コモン端子という）と四本の端子ｅが突設する。

この種のロータリ．コードスイツチの目的は、
デイスクと共にロータｂを回動し、所定の位置に
設定することにより、例えば４ビツトのデジタル
信号を取り出すことである。これがため第４図に
図示のように、スイツチS₁，S₂，S₃，S₄がロータ
ｂの各々のポジシヨンに対し適宜にON、OFFに
よる通電不通電をなして16種類のコード出力を得
る様構成されている。

（発明の解決しようとする問題点） 然し乍らこのロータリ．コードスイツチにおい
ては、配線上煩瑣複雑な構成となり、製作上面倒
である等の欠陥が生じた。これらの配線構成を示
すための一例として第５図を提示する。図示の
IC理論回路においては、スレツシヨルドレベル
を十分に保証するために各信号ラインを抵抗Ｒで
電源ラインVccに接続する。この方式をプルアツ
プと言い、この抵抗をプルアツプ抵抗という。又
論理によつては、スイツチのコモン端子ｃを電源
ラインVccに接続し、抵抗をグランドＧに落すこ
ともできる。この方式をプルダウンと言う。前記
のプルアツプ方式にしても亦プルダウン方式を採
用するにしても、スイツチ１個に対し複数本の抵
抗が必要である。従つてプリントパターン等の設
計は当然複雑且つ面倒となる。

次に同様な使用例として、第６図を提示する。
この使用例においては、ロータリ．コードスイツ
チを複数個並べて１、10、100……の桁としてア
ドレス設定等に用いられる場合である。アドレス
番号を読みとるためには、デコーダｆからの共通
ラインにスイツチの端子を接続し、順次各スイツ
チのコモン端子ｃをグランドダウンして読みとる
ものである。そのためには前記第１使用例で説明
したプルアツプ抵抗の外に、各スイツチ毎に４個
のダイオードを必要とする。例えば１位のスイツ
チｇが２を表し、又10位のスイツチｈが６を表わ
している場合にあつては、１位を読み取るために
１位スイツチｇのコモン端子ｃをグランドに落す
と１、２、４、８の信号ラインのうち２のみがＬ
レベルになるはずであるが、10位のスイツチｈの
スイツチの中では２、４が10位のスイツチｈのコ
モン端子ｃを介して接続しているため、ダイオー
ドが存在しない場合には、４の信号ラインもＬレ
ベルに落ちて、１位の桁は６として扱われてしま
うことになる。そこで前記構成のコードスイツチ
をフアクシミリ等で電話番号の設定用として採用
しようとすれば、通常この種のコードスイツチが
10個も必要であると共にこれらのスイツチの周囲
に４本の抵抗と40本のダイオードを用いねばなら
ない。そのため使用するプリント基板等の設計は
複雑困難を極めるばかりかプリント基板面積も大
となり且つ組立てコストの増大する等の欠陥があ
つた。

（問題を解決するための手段） 本発明は前記従来例の各種の欠陥を克服するこ
とを目的とするものであり、ハウジンング１０内
に回動自在のロータ１２とベース１４の一部を収
容し、前記ベース１４内に埋め込まれた回路基板
３０の端部に一個のコモン端子１６、一個のプル
アツプ端子１８、複数の出力端子２０を設け、前
記回路基板３０上面に設けたコモン端子接点導体
４６ｃと出力端子２０と同数の接点導体４６ａ，
４６ｂ，４６ｄ，４６ｅ上にはベース１４の溝３
４内に収容した接点部３６ａ〜３６ｅが接触可能
に配設され、前記コモン端子接点導体４６ｃをコ
モン端子１６に接続し、又前記出力端子と同数の
接点導体４６ａ，４６ｂ，４６ｄ，４６ｅをそれ
ぞれ接続した導体パターン４７ａを下面に設ける
と共に、プルアツプ端子２０に接続したプルアツ
プ端子導体４７ｃと出力端子２０に接続した出力
端子導体４７ｂとを下面に配設し、前記プルアツ
プ端子導体４７ｃと前記出力端子導体４７ｂとを
出力端子２０と同数の抵抗体５０で接続し、前記
導体パターン４７ａと出力端子導体４７ｂとを出
力端子２０と同数のダイオード３２で接続してな
り、ロータ１２と共にデイスク３８が回転する
際、ベース１４の溝３４内に収納した接点部３６
ａ〜３６ｅのうちコモン端子接点部３６ｃ上端は
ロータ２のデイスク３８下面に形成したパターン
の一定個所に、その他の接点部３６ａ，３６ｂ，
３６ｄ，３６ｅの上端はロータ２と共に回動する
デイスク３８のパターンのいずれかに逐次接触可
能となしたDIP.ロータリ．コードスイツチであ
る。

（実施例） そこで本明細書の添付図面を参照して、本発明
の実施例を説明する。

第７図乃至第９図において、ハウジング１０内
にロータ１２がデイスク（図示せず）を介してベ
ース上面を回動自在に収容される。ベース１４に
は、コモン端子１６、プルアツプ端子１８並びに
複数個の出力端子２０が装着された回路基板３０
を収容する。符号２２は後述するようにロータ１
２の上面に刻設した回動用スリツトである。第１
０図において、ハウジング１０内には外側にクリ
ツクばね部２４を、又下面にベース１４の中心突
起部２６に嵌合可能な孔部２８を具えたロータ１
２が収容される。符号１５はハウジング１０とロ
ータ１２との間を密閉するために両部材間に嵌挿
されたＯリングである。ハウジング１０に嵌着さ
れたベース１４には、セラミツク等よりなる回路
基板３０が埋め込まれ、その上面には後述する導
体４６ａ，４６ｂ，４６ｃ，４６ｄ，４６ｅが、
又その下面には後述するようにダイオード３２、
低抗体５０並びに導体群が配設される。又回路基
板３０の上面に到達するようにベース１４に穿設
した複数の角状溝孔３４には接点部３６ａ，３６
ｂ，３６ｃ，３６ｄ，３６ｅが収容される。前記
ロータ１２の下面に設けた突起部（図示せず）は
デイスク３８上面に穿設した対向穴部（図示せ
ず）に嵌合する。前記デイスク３８の中心部はベ
ース突起部２６に嵌挿され、ロータ１２の回動に
伴つてベース１４上面を回動自在である。

デイスク３８の下面は適宜のパターンを設けた
プリント板を形成し（図示せず）、前記ロータの
回動に伴い前記パターンの所定個所が、接点部３
６との接触状況に応じて、スイツチに通電、不通
電作用をもたらすように構成する。

ベース１４の構成について更に詳説する。第１
１図は、端子群１６，１８，２０を一次の板状体
より打抜き各端子が板状体の縁片４０で連設され
ている状態のままベース１４を合成樹脂等を用い
てインサート成形した上面を図示するもので、前
記縁片４０をＸ−Ｘ及びＹ−Ｙの線で切り落して
所望の端子群を形成して後ベース１４端部に設け
た断部４２でそれぞれ所定方向に折曲することに
より端子群はベースより垂下する。

前記コモン端子１６、プルアツプ端子１８、出
力端子群２０は、それぞれ前記回路基板３０の両
側に装着されるが、その一方法として、第１１図
のＢ−Ｂの線に沿つた断面図である第１２図に図
示のように、前記端子の端部に設けた二又部４４
により回路基板３０の両側を狭持してもよい。

第１３図は回路基板３０の上面図で、接点導体
４６ａ，４６ｂ，４６ｃ，４６ｄ，４６ｅが配設
されるが、この内接点導体４６ｃはコモン端子接
点導体である。これらの導体は導電ペーストを印
刷後焼成すればよい。前記接点導体４６ａ，４６
ｂ，４６ｄ，４６ｅ上にはそれぞれ接点部３６
ａ，３６ｂ，３６ｄ，３６ｅが又コモン端子接点
導体４６ｃ上にはコモン端子接点部３６ｃが接触
可能に配設される。

又第１４図で図示のように、回路基板３０の下
面には、上面の前記コモン端子接点導体４６ｃに
スルーホール４９を介してコモン端子１６とコモ
ン端子導体４７ｄが接続され、又上面の前記接点
導体４６ａ，４６ｂ，４６ｃ，４６ｄにはこれら
に対応して下面に設けた４個の導体パターン４７
ａがそれぞれスルーホール４８を介して接続され
る。又回路基板３０の下面には、プルアツプ端子
１８が、プルアツプ端子導体４７ｃと接続され又
出力端子群２０は出力端子導体４７ｂ群へそれぞ
れ接続される。

前記プルアツプ端子導体４７ｃは、出力端子２
０と同数の抵抗体５０により、前記出力端子導体
４７ｂへそれぞれ接続されると共に出力端子２０
と同数のダイオード３２は出力端子導体４７ｂと
導体パターン４７ａとに接続される。これらの導
体群及び抵抗体群はそれぞれペーストを印刷後焼
成したものである。又これらの部材は図示のよう
にそれぞれ関係の端子並びにダイオード３２にハ
ンダ付けにより連結される。４個のダイオード３
２はパツケージ中に収容されそれぞれアノード側
は出力端子導体４７ｂに又カソード側は導体パタ
ーン４７ａに接続するが、これと反対の接続方式
も使用回路の論理によつては可能であることは勿
論である。

尚本発明の実施例において使用するダイオード
３２は、いわゆるミニモールドパツケージに収め
られた小型ダイオードで４端子で構成され、１パ
ツケージに２個のダイオードが収容されているの
で、第１０図、第１４図に２個のダイオード３２
が図示されているが、ダイオード４本分が存在す
れば、１パツケージでもよいことは勿論である。

前記のように回路基板３０に導体其他関係部材
を取付けて後これを合成樹脂等によるインサート
成形をなし、しかる後縁部４０をＸ−Ｘ、Ｙ−Ｙ
の線で切り落し、各端子を段部４２で折曲垂下さ
せることにより本発明のDIP.ロータリコードス
イツチが完成する。又このスイツチの回路は第１
５図に図示の通りである。すなわち１本のコモン
端子１６と複数の出力端子２０を具え、別にプル
アツプ端子１８とを設け、前記プルアツプ端子１
８の導体４７ｃと複数の出力端子２０の導体４７
ｂとを出力端子２０と同数の抵抗体５０で接続す
ると共に出力端子２０の導体４７ｂと導体パター
ン４７ａとを出力端子と同数のダイオード３２で
接続する。ロータ１２のスリツト２２にドライバ
を挿入して所定方向に所定角度回動させることに
より、ばね部２４がロータ１２内側でクリツク音
を発生し、ロータ１２がデイスク３８と共にベー
ス１４上面を摺動することによりデイスクに設け
たパターンの接点部３６ａ…３６ｅに対する接触
状態に応じて通電不通電となり、スイツチの作動
が行われる。

この際コモン端子接点部３６ｃの下端は回路基
板３０上面に形成したコモン端子導体４６ｃと、
その上端はデイスク３８に設けたプリント板のパ
ターンの一定個所に常に接触しているが、その他
の接点部３６ａ，３６ｂ，３６ｄ，３６ｅの下端
は回路基板３０上面の接点導体４６ａ，４６ｂ，
４６ｄ，４６ｅに接触しているが、それらの上端
はロータ１２と共に回転するデイスク３８に形成
したパターンに逐次接触するものである。

本発明は基板の両面に電子素子を配設したもの
をベース内に収納したものであり、スイツチの構
造並びに回路は極めて簡単で、複雑な設計を必要
とせず、使用基板の面積も小さく、小型化されて
いるから各種小型電気機器に採用できる等の効果
がある。

【図面の簡単な説明】

添付第１図乃至第６図は従来例のDIP.ロータ
リ．コードスイツチを図示する。 第１図は従来例のDIP.ロータリ．コードスイ
ツチの平面図。第２図は第１図の側面図。第３図
は第１底面図。第４図、第５図、第６図は従来例
のDIP.ロータリ．コードスイツチの回路図。第
７図乃至第１５図は本発明に係るDIP.ロータリ．
コードスイツチの一実施例を図示する。第７図は
本発明に係るDIP.ロータリ．コードスイツチの
平面図。第８図は第７図の側面図。第９図は第１
図の底面図。第１０図は第７図のＡ−Ａに沿つた
断面図。第１１図は回路基板にインサート成形を
施し縁部を切断しない前の平面図。第１２図は第
１１図のＢ−Ｂの線に沿つた断面図。第１３図は
セラミツク基板の表面でベースにインサート成形
前の状態を図示する平面図。第１４図は第１３図
の底面図。第１５図は本発明に係るスイツチの回
路図。 １０……ハウジング、１２……ロータ、１４…
…ベース、１６……コモン端子、１８……プルア
ツプ端子、２０……出力端子、３０……回路基
板、３２……ダイオード、３４……溝、３６ａ，
３６ｂ，３６ｃ，３６ｄ，３６ｅ……接点部、３
８……デイスク、４６ａ，４６ｂ，４６ｄ，４６
ｅ……接点導体（回路基板上面）、４６ｃ……コ
モン端子接点導体、４７ａ……導体パターン（回
路基板裏面）、４７ｂ……出力端子導体、４７ｃ
……プルアツプ端子導体、４７ｄ……コモン端子
導体（回路基板裏面）、４８，４９……スルーホ
ール、５０……抵抗体。

Claims (1)

1. 【特許請求の範囲】 １ ハウジンング内に回動自在のロータとベース
   の一部を収容し、前記ベース内に埋め込まれた回
   路基板の端部に一個のコモン端子、一個のプルア
   ツプ端子、複数の出力端子を設け、前記回路基板
   上面に設けたコモン端子接点導体と出力端子と同
   数の接点導体上にはそれぞれベースの溝内に収容
   した接点部が接触可能に配設され、前記コモン端
   子接点導体をコモン端子に接続し、又前記出力端
   子と同数の接点導体をそれぞれ接続した導体パタ
   ーンを下面に設けると共に、プルアツプ端子に接
   続したプルアツプ端子導体と出力端子に接続した
   出力端子体とを下面に配設し、前記プルアツプ端
   子導体と前記出力端子導体とを出力端子と同数の
   抵抗体で接続し、前記導体パターンと出力端子導
   体とを出力端子と同数のダイオードで接続してな
   り、ロータと共にデイスクが回転する際、ベース
   溝内に収納した接点部のうちコモン端子接点部上
   端はロータのデイスクに形成したパターンの一定
   個所に、その他の接点部の上端はロータと共に回
   動するデイスクのパターンのいずれかに逐次接触
   可能となしたDIP.ロータリ．コードスイツチ。 ２ 出力端子、プルアツプ端子、コモン端子の端
   部を二又状に形成し、これらの二又部で回路基板
   を挟持したことを特徴とする特許請求の範囲第１
   項に記載のDIP.ロータリ．コードスイツチ。