JPH0254697B2 - - Google Patents
Info
- Publication number
- JPH0254697B2 JPH0254697B2 JP9417583A JP9417583A JPH0254697B2 JP H0254697 B2 JPH0254697 B2 JP H0254697B2 JP 9417583 A JP9417583 A JP 9417583A JP 9417583 A JP9417583 A JP 9417583A JP H0254697 B2 JPH0254697 B2 JP H0254697B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- winding
- transistor
- circuit
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明は、複数個のトランジスタで共通の負荷
電流を同時にスイツチングする場合に各トランジ
スタに流れるコレクタ電流（負荷分担電流）のバ
ランスを容易に達成し得る負荷電流バランス回路
に関するものである。
電流を同時にスイツチングする場合に各トランジ
スタに流れるコレクタ電流（負荷分担電流）のバ
ランスを容易に達成し得る負荷電流バランス回路
に関するものである。
トランジスタをスイツチ素子として使用して負
荷電流をスイツチングする場合に単一のトランジ
スタを用いるのでは電流容量あるいは内部損失電
力等が不足する為に複数個のトランジスタを使用
することがある。この様な場合、単にトランジス
タの各端子（コレクタ、エミツタ、ベース）を並
列接続して使用するとトランジスタ間の特性の差
によつて各トランジスタを流れる電流にアンバラ
ンスを生じる。この為従来は例えば第１図に示す
様な回路によつて各トランジスタを流れる電流の
バランスをとつていた。
荷電流をスイツチングする場合に単一のトランジ
スタを用いるのでは電流容量あるいは内部損失電
力等が不足する為に複数個のトランジスタを使用
することがある。この様な場合、単にトランジス
タの各端子（コレクタ、エミツタ、ベース）を並
列接続して使用するとトランジスタ間の特性の差
によつて各トランジスタを流れる電流にアンバラ
ンスを生じる。この為従来は例えば第１図に示す
様な回路によつて各トランジスタを流れる電流の
バランスをとつていた。
第１図は直流電源Eiより供給される直流電力を
駆動パルス発生回路Ｐからの駆動信号によつて駆
動されるスイツチ回路部Ｓによりスイツチングし
てこれを負荷ZLに供給する回路を示す。
駆動パルス発生回路Ｐからの駆動信号によつて駆
動されるスイツチ回路部Ｓによりスイツチングし
てこれを負荷ZLに供給する回路を示す。
なお負荷ZLにかかる負荷電圧として適当な直流
電圧を得たい場合は、昇圧又は降圧のための主変
圧器及び整流回路、平滑回路等が負荷ZLの中に含
まれていてそれらにより得られるものと考えれ
ば、スイツチ回路Ｓそのものは第１図に示した通
りの回路でよい。
電圧を得たい場合は、昇圧又は降圧のための主変
圧器及び整流回路、平滑回路等が負荷ZLの中に含
まれていてそれらにより得られるものと考えれ
ば、スイツチ回路Ｓそのものは第１図に示した通
りの回路でよい。
第１図において、Ｐは駆動パルス発生回路、
A1〜AnはそれぞれトランジスタQ1〜Qnをスイ
ツチング動作させるための駆動回路であり、駆動
トランスDTを持ち、トランジスタQ1〜Qnが駆
動巻線N4からのオン信号で一旦ONした後はコレ
クタ電流巻線N2（巻線N2には、エミツタ電流か
ら巻線N1に流れるベース電流を差引いた残りの
電流、すなわちコレクタ電流が流れる）、ベース
巻線N1によりコレクタ電流を正帰還してベース
電流を供給するいわゆる電流帰還形の駆動回路を
構成している。
A1〜AnはそれぞれトランジスタQ1〜Qnをスイ
ツチング動作させるための駆動回路であり、駆動
トランスDTを持ち、トランジスタQ1〜Qnが駆
動巻線N4からのオン信号で一旦ONした後はコレ
クタ電流巻線N2（巻線N2には、エミツタ電流か
ら巻線N1に流れるベース電流を差引いた残りの
電流、すなわちコレクタ電流が流れる）、ベース
巻線N1によりコレクタ電流を正帰還してベース
電流を供給するいわゆる電流帰還形の駆動回路を
構成している。
この回路では各トランジスタ間の特性のバラツ
キによつて生じたコレクタ電流のアンバランスは
バランス用変流器（BT12〜BTn1）によつてバラ
ンス作用を受け、各トランジスタの負荷分担電流
i1〜inがほぼバランスされる。しかしこの従来回
路では、スイツチングトランジスタと同じ数のバ
ランス用変流器が必要となるだけでなくトランジ
スタからみた負荷回路にバランス用変流器が２個
も挿入されたことになるため配線インダクタンス
が大となり、トランジスタのターンオフ時のコレ
クタ・エミツタ間のサージ電圧を大きくする。ま
たトランジスタの蓄積時間にバラツキがあると最
初にターンオフする蓄積時間の短いトランジスタ
のコレクタ・エミツタ間サージ電圧が特に大とな
りターンオフ時の電圧波形にアンバランスを生じ
耐圧的に余裕をもつたトランジスタを使用する必
要がある。
キによつて生じたコレクタ電流のアンバランスは
バランス用変流器（BT12〜BTn1）によつてバラ
ンス作用を受け、各トランジスタの負荷分担電流
i1〜inがほぼバランスされる。しかしこの従来回
路では、スイツチングトランジスタと同じ数のバ
ランス用変流器が必要となるだけでなくトランジ
スタからみた負荷回路にバランス用変流器が２個
も挿入されたことになるため配線インダクタンス
が大となり、トランジスタのターンオフ時のコレ
クタ・エミツタ間のサージ電圧を大きくする。ま
たトランジスタの蓄積時間にバラツキがあると最
初にターンオフする蓄積時間の短いトランジスタ
のコレクタ・エミツタ間サージ電圧が特に大とな
りターンオフ時の電圧波形にアンバランスを生じ
耐圧的に余裕をもつたトランジスタを使用する必
要がある。
この様に従来例の回路では数多くのバランス用
変流器を必要としたり耐圧的に余裕のあるトラン
ジスタを使用する必要性などからコスト高となる
欠点があつた。
変流器を必要としたり耐圧的に余裕のあるトラン
ジスタを使用する必要性などからコスト高となる
欠点があつた。
本発明は上述のような従来技術の欠点を除去す
るためになされたものであり、従つて本発明の目
的は、多くのバランス用変流器を必要としたりせ
ず、また耐圧的に余裕のあるトランジスタを使用
する必要性もなく、従つてコスト低廉であるとこ
ろの並列接続スイツチングトランジスタの負荷電
流バランス回路を提供することにある。
るためになされたものであり、従つて本発明の目
的は、多くのバランス用変流器を必要としたりせ
ず、また耐圧的に余裕のあるトランジスタを使用
する必要性もなく、従つてコスト低廉であるとこ
ろの並列接続スイツチングトランジスタの負荷電
流バランス回路を提供することにある。
上記目的を達成するため、本発明は、並列接続
スイツチングトランジスタの負荷電流バランス回
路であつて、少なくとも３巻線を有する駆動トラ
ンスを前記トランジスタの各々毎に対応して用意
し、各トランジスタのベースとエミツタの間に、
対応せる駆動トランスの第１の巻線を接続し、各
トランジスタのエミツタに同じく対応せる駆動ト
ランスの第２の巻線の一端を接続すると共に、各
トランジスタのコレクタから前記第２の巻線の他
端に至る回路をすべて並列に接続し、さらに前記
各駆動トランスの第３の巻線に前記各トランジス
タのコレクタ電流の和（負荷電流）に比例した電
流を流す如くし、前記第２の巻線電流が増加する
ときには前記第１の巻線を流れるベース電流が減
少し、前記第３の巻線電流が増加するときには前
記第１の巻線を流れるベース電流が増加するよう
に、前記第１乃至第３の各巻線を前記駆動トラン
スにおいて巻回して成ることを特徴としている。
スイツチングトランジスタの負荷電流バランス回
路であつて、少なくとも３巻線を有する駆動トラ
ンスを前記トランジスタの各々毎に対応して用意
し、各トランジスタのベースとエミツタの間に、
対応せる駆動トランスの第１の巻線を接続し、各
トランジスタのエミツタに同じく対応せる駆動ト
ランスの第２の巻線の一端を接続すると共に、各
トランジスタのコレクタから前記第２の巻線の他
端に至る回路をすべて並列に接続し、さらに前記
各駆動トランスの第３の巻線に前記各トランジス
タのコレクタ電流の和（負荷電流）に比例した電
流を流す如くし、前記第２の巻線電流が増加する
ときには前記第１の巻線を流れるベース電流が減
少し、前記第３の巻線電流が増加するときには前
記第１の巻線を流れるベース電流が増加するよう
に、前記第１乃至第３の各巻線を前記駆動トラン
スにおいて巻回して成ることを特徴としている。
次に図を参照して本発明の一実施例を説明す
る。
る。
第２図は本発明の一実施例を示す回路図であ
る。
る。
同実施例は、第１図において示したバランス用
変流器（BT12〜BTn1）の代りに駆動トランス
DTにアンバランス電流を補正する為のコレクタ
電流負帰還巻線を有することが特徴である。
変流器（BT12〜BTn1）の代りに駆動トランス
DTにアンバランス電流を補正する為のコレクタ
電流負帰還巻線を有することが特徴である。
第２図の駆動トランスDTにおいてN2は負帰還
巻線として使用し、N3は全トランジスタのコレ
クタ電流の和を各トランジスタのベースに正帰還
してターンオン後のベース電流を供給する為の巻
線として使用する。この様に駆動回路を構成する
とN3巻線に流れる電流（全トランジスタのコレ
クタ電流和o 〓K=1 ik）はベース巻線N1に正帰還され
るがN2巻線を流れる各トランジスタのコレクタ
電流は負帰還されてｎ個のトランジスタのうちｍ
番目のトランジスタのターンオン後のベース電流
iB（ｍ）は次式で示される値になる。
巻線として使用し、N3は全トランジスタのコレ
クタ電流の和を各トランジスタのベースに正帰還
してターンオン後のベース電流を供給する為の巻
線として使用する。この様に駆動回路を構成する
とN3巻線に流れる電流（全トランジスタのコレ
クタ電流和o 〓K=1 ik）はベース巻線N1に正帰還され
るがN2巻線を流れる各トランジスタのコレクタ
電流は負帰還されてｎ個のトランジスタのうちｍ
番目のトランジスタのターンオン後のベース電流
iB（ｍ）は次式で示される値になる。
iB（ｍ）＝N3〓〓ik−N2im／N1 ……(1)
但しim：ｍ番目のトランジスタのコレクタ電
流上記(1)式より次のことが判る。ある一定の負荷
（o 〓K=1 ik＝一定）のもとでｍ番目のトランジスタの
コレクタ電流imが増えればそのトランジズタの
ベース電流B（ｍ）が減少し、逆にコレクタ電流
imが減少すればベース電流iB（ｍ）は増加する。
流上記(1)式より次のことが判る。ある一定の負荷
（o 〓K=1 ik＝一定）のもとでｍ番目のトランジスタの
コレクタ電流imが増えればそのトランジズタの
ベース電流B（ｍ）が減少し、逆にコレクタ電流
imが減少すればベース電流iB（ｍ）は増加する。
すなわちこの負帰還動作は各トランジスタの負
荷分担（コレクタ電流i1〜inのバランス）作用と
して働くことになる。ここで N3＝２／ｎN2 ……(2) 但しｎ：並列数 とすればベース巻線N1への総合電流帰還量を
第１図の場合と全く同じにすることができる。
荷分担（コレクタ電流i1〜inのバランス）作用と
して働くことになる。ここで N3＝２／ｎN2 ……(2) 但しｎ：並列数 とすればベース巻線N1への総合電流帰還量を
第１図の場合と全く同じにすることができる。
次に各トランジスタ間で蓄積時間のバラツキが
あつてｍ番目のトランジスタのターンオフ特性が
他に比べて異なる場合について考えると ａ 蓄積時間が短くターンオフが速い場合 他トランジスタのコレクタ電流よりも速くｍ番
目のトランジスタのコレクタ電流imがｏとなつ
ても上記(1)式に示すように他のトランジスタのコ
レクタ電流がベース電流iB（ｍ）として帰還され
るのでコレクタ電流imが速くｏとなることを妨
げる効果が発生する。
あつてｍ番目のトランジスタのターンオフ特性が
他に比べて異なる場合について考えると ａ 蓄積時間が短くターンオフが速い場合 他トランジスタのコレクタ電流よりも速くｍ番
目のトランジスタのコレクタ電流imがｏとなつ
ても上記(1)式に示すように他のトランジスタのコ
レクタ電流がベース電流iB（ｍ）として帰還され
るのでコレクタ電流imが速くｏとなることを妨
げる効果が発生する。
ｂ 蓄積時間が長くターンオフが遅い場合
上記(1)式においてｍ番目のトランジスタのコレ
クタ電流im以外のコレクタ電流がｏとなつた場
合、ベース電流iB（ｍ）は iB（ｍ）＝（N3−N2）im／N1 となる。(2)式よりN3≦N2（ｎ≧２）であるか
らベース電流iB（ｍ）はｏ又は負の電流となりベ
ース電流はすぐにｏ又は逆のバイアス電流が発生
し、コレク電流imを速くｏにする効果が発生す
る。
クタ電流im以外のコレクタ電流がｏとなつた場
合、ベース電流iB（ｍ）は iB（ｍ）＝（N3−N2）im／N1 となる。(2)式よりN3≦N2（ｎ≧２）であるか
らベース電流iB（ｍ）はｏ又は負の電流となりベ
ース電流はすぐにｏ又は逆のバイアス電流が発生
し、コレク電流imを速くｏにする効果が発生す
る。
すなわち本発明による回路は並列使用される複
数個のスイツチングトランジスタの飽和ON状態
における電流バランス作用だけでなくターンオフ
特性のバラツキをもバランスさせる作用があり、
インダクタンス負荷の場合に対しても各トランジ
スタのターンオフ時の電圧波形のバランスが図ら
れるので実用上の効果は非常に大きい。
数個のスイツチングトランジスタの飽和ON状態
における電流バランス作用だけでなくターンオフ
特性のバラツキをもバランスさせる作用があり、
インダクタンス負荷の場合に対しても各トランジ
スタのターンオフ時の電圧波形のバランスが図ら
れるので実用上の効果は非常に大きい。
第３図は本発明の他の実施例を示す回路図であ
る。同図に示す実施例は、並列使用数が多い場合
に対して第２図に示す回路に改良を加えた回路を
示す。
る。同図に示す実施例は、並列使用数が多い場合
に対して第２図に示す回路に改良を加えた回路を
示す。
第２図の回路では各駆動トランスの正帰還巻線
N3は直列に接続され、これに負荷電流が直接流
れる。従つてトランジスタの並列使用数が多い場
合には主回路の配線インダクタンスが大となつて
トランジスタのターンオフ時のサージ電圧を大き
く発生させる原因となる。
N3は直列に接続され、これに負荷電流が直接流
れる。従つてトランジスタの並列使用数が多い場
合には主回路の配線インダクタンスが大となつて
トランジスタのターンオフ時のサージ電圧を大き
く発生させる原因となる。
第３図の回路ではN3巻線に流す電流は負荷電
流（全コレクタ電流o 〓K=1 ik）を一旦電流変流器CT
を通して小さい電流に変換し大きな負荷電流が各
駆動トランスを直接流れない様にして、主回路の
配線インダクタンスを低減すると共に駆動トラン
スのN3巻線を小電流化して製作容易にしたもの
である。
流（全コレクタ電流o 〓K=1 ik）を一旦電流変流器CT
を通して小さい電流に変換し大きな負荷電流が各
駆動トランスを直接流れない様にして、主回路の
配線インダクタンスを低減すると共に駆動トラン
スのN3巻線を小電流化して製作容易にしたもの
である。
この場合、駆動トランスDT及び負荷電流変換
用電流変流器CTの巻数比の関係は N3＝（N2′／N1′）２／ｎN2 ……(3) とすれば第２図と全く同じ効果にすることがで
きる。但しN1′，N2′は変流器CTの１次巻線およ
び２次巻線の各巻数である。
用電流変流器CTの巻数比の関係は N3＝（N2′／N1′）２／ｎN2 ……(3) とすれば第２図と全く同じ効果にすることがで
きる。但しN1′，N2′は変流器CTの１次巻線およ
び２次巻線の各巻数である。
第３図においてダイオードD1は電流変流器CT
の磁束を確実にリセツトするためのものである 以上の如く本発明による回路は、電流帰還形駆
動トランスのコレクタ電流を流す巻線をコレクタ
電流バランスの為の負帰還用動作の為に使用し、
さらに全コレクタ電流に比例する電流をベース電
流として正帰還する様に新たに巻線を設けること
によつて複数個のトランジスタのスイツチング動
作電流と電圧をバランスさせるようにしたという
特徴がある。
の磁束を確実にリセツトするためのものである 以上の如く本発明による回路は、電流帰還形駆
動トランスのコレクタ電流を流す巻線をコレクタ
電流バランスの為の負帰還用動作の為に使用し、
さらに全コレクタ電流に比例する電流をベース電
流として正帰還する様に新たに巻線を設けること
によつて複数個のトランジスタのスイツチング動
作電流と電圧をバランスさせるようにしたという
特徴がある。
従つて本発明による負荷電流バランス回路は、
従来の様にバランス用変流器を使うことなく何個
のトランジスタの並列使用に対しても容易に適用
できるので、トランジスタをスイツチ素子として
使用する回路において、並列接続によつてスイツ
チ回路の容量を容易に増大することができ大容量
のチヨツパー回路，DC−AC変換のインバータ，
DC−DC変換のコンバータ等への応用に効果大な
るものがある。
従来の様にバランス用変流器を使うことなく何個
のトランジスタの並列使用に対しても容易に適用
できるので、トランジスタをスイツチ素子として
使用する回路において、並列接続によつてスイツ
チ回路の容量を容易に増大することができ大容量
のチヨツパー回路，DC−AC変換のインバータ，
DC−DC変換のコンバータ等への応用に効果大な
るものがある。
第１図は並列スイツチングトランジスタの負荷
電流バランス回路の従来例を示す回路図、第２
図、第３図はそれぞれ本発明の一実施例を示す回
路図、である。 符号説明、Ei…直流入力電圧、Ｅ…駆動回路用
電源、ZL…負荷、Q1〜Qn…並列使用されるスイ
ツチングトランジスタ、Ｑ…駆動用トランジス
タ、A1〜An…トランジスタQ1〜Qnの駆動回路、
BT12〜BTn1…バランス用変流器、Ｐ…駆動パル
ス発生回路、DT…駆動トランス、Ｒ…抵抗、
Ｄ，D1…ダイオード、CT…変流器、Ｓ…スイツ
チ回路部。
電流バランス回路の従来例を示す回路図、第２
図、第３図はそれぞれ本発明の一実施例を示す回
路図、である。 符号説明、Ei…直流入力電圧、Ｅ…駆動回路用
電源、ZL…負荷、Q1〜Qn…並列使用されるスイ
ツチングトランジスタ、Ｑ…駆動用トランジス
タ、A1〜An…トランジスタQ1〜Qnの駆動回路、
BT12〜BTn1…バランス用変流器、Ｐ…駆動パル
ス発生回路、DT…駆動トランス、Ｒ…抵抗、
Ｄ，D1…ダイオード、CT…変流器、Ｓ…スイツ
チ回路部。
Claims (1)
- １ 並列接続スイツチングトランジスタの負荷電
流バランス回路であつて、少なくとも３巻線を有
する駆動トランスを前記トランジスタの各々毎に
対応して用意し、各トランジスタのベースとエミ
ツタの間に、対応せる駆動トランスの第１の巻線
を接続し、各トランジスタのエミツタに同じく対
応せる駆動トランスの第２の巻線の一端を接続す
ると共に、各トランジスタのコレクタから前記第
２の巻線の他端に至る回路をすべて並列に接続
し、さらに前記各駆動トランスの第３の巻線に前
記各トランジスタのコレクタ電流の和（負荷電
流）に比例した電流を流す如くし、前記第２の巻
線電流が増加するときには前記第１の巻線を流れ
るベース電流が減少し、前記第３の巻線電流が増
加するときには前記第１の巻線を流れるベース電
流が増加するように、前記第１乃至第３の各巻線
を前記駆動トランスにおいて巻回して成ることを
特徴とする負荷電流バランス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9417583A JPS59221030A (ja) | 1983-05-30 | 1983-05-30 | 負荷電流バランス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9417583A JPS59221030A (ja) | 1983-05-30 | 1983-05-30 | 負荷電流バランス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59221030A JPS59221030A (ja) | 1984-12-12 |
| JPH0254697B2 true JPH0254697B2 (ja) | 1990-11-22 |
Family
ID=14103000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9417583A Granted JPS59221030A (ja) | 1983-05-30 | 1983-05-30 | 負荷電流バランス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59221030A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102014224172A1 (de) * | 2014-11-26 | 2016-06-02 | Robert Bosch Gmbh | Verfahren und Vorrichtung zum Ansteuern parallel geschalteter Leistungshalbleiterschalter |
-
1983
- 1983-05-30 JP JP9417583A patent/JPS59221030A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59221030A (ja) | 1984-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4685039A (en) | DC/DC converter | |
| US9257910B2 (en) | Isolated boost flyback power converter | |
| JPS6359764A (ja) | 直流−直流変換器及び直流−直流変換方法 | |
| EP0496718A2 (en) | Method for minimizing the switching loss in a power switch | |
| US4426589A (en) | Low-loss semiconductor switching circuit | |
| US3496444A (en) | Voltage converter circuits | |
| JPH0254697B2 (ja) | ||
| US7746674B2 (en) | Self-oscillating power converter | |
| US20090027923A1 (en) | Power supply device and power supply control method | |
| JP3321203B2 (ja) | 絶縁型スイッチング回路、シールド機能を持つ絶縁型スイッチング回路および絶縁型スイッチング回路 | |
| JPH01231661A (ja) | スイッチング電源装置 | |
| JP5045469B2 (ja) | 電源装置 | |
| JPS6032567A (ja) | 電源装置 | |
| JP2773534B2 (ja) | 直流電源装置 | |
| JPS60235218A (ja) | レギユレータ回路 | |
| JPH0247195B2 (ja) | Chokuryuuchokuryuhenkanki | |
| JPH0117610B2 (ja) | ||
| JPS645988Y2 (ja) | ||
| JP2636330B2 (ja) | スナバ回路 | |
| JPH06335176A (ja) | 充放電電源装置 | |
| JPH11332235A (ja) | 多出力スイッチング電源装置 | |
| JPH0145265Y2 (ja) | ||
| JPH083196Y2 (ja) | スイッチング電源装置 | |
| JP2002034236A (ja) | Ｄｃ−ｄｃコンバータおよびそれを用いた電子装置 | |
| JPH0231911Y2 (ja) |