JPH025477A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH025477A JPH025477A JP15531388A JP15531388A JPH025477A JP H025477 A JPH025477 A JP H025477A JP 15531388 A JP15531388 A JP 15531388A JP 15531388 A JP15531388 A JP 15531388A JP H025477 A JPH025477 A JP H025477A
- Authority
- JP
- Japan
- Prior art keywords
- melting point
- high melting
- point metal
- gate electrode
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔(既 要〕
ゲート電極に高融点金属を用いたMOSトランジスタを
具える半導体装置に関し、 ゲート電極自体がイオン注入のマスクとなり得るように
することを目的とし、 ゲート電極が2層で構成され、該2層の下層が高融点金
属からなり、該2層の上層が高融点金属の窒化物、炭化
物あるいは硼化物からなるように構成し、また、ゲート
絶縁膜上に高融点金属からなる第1膜と高融点金属の窒
化物、炭化物あるいは硼化物からなる第2膜とをその順
に形成する工程と、レジストをマスクにして第2膜及び
第1膜をエツチングする工程とを含んでゲート電極を形
成するように構成する。
具える半導体装置に関し、 ゲート電極自体がイオン注入のマスクとなり得るように
することを目的とし、 ゲート電極が2層で構成され、該2層の下層が高融点金
属からなり、該2層の上層が高融点金属の窒化物、炭化
物あるいは硼化物からなるように構成し、また、ゲート
絶縁膜上に高融点金属からなる第1膜と高融点金属の窒
化物、炭化物あるいは硼化物からなる第2膜とをその順
に形成する工程と、レジストをマスクにして第2膜及び
第1膜をエツチングする工程とを含んでゲート電極を形
成するように構成する。
本発明は、ゲート電極に高融点金属を用いたMOSトラ
ンジスタを具える半導体装置及びその製造方法に係り、
特に、ゲート電極に関する。
ンジスタを具える半導体装置及びその製造方法に係り、
特に、ゲート電極に関する。
MOSトランジスタを具える半導体装置においては、そ
の高集積化、高速化に伴いゲート電極配線の低抵抗化が
望まれている。このためゲート電極は、従来のポリシリ
コンから高融点金属シリサイドに変わってきているが、
更に抵抗の低い高融点金属の導入が試みられている。
の高集積化、高速化に伴いゲート電極配線の低抵抗化が
望まれている。このためゲート電極は、従来のポリシリ
コンから高融点金属シリサイドに変わってきているが、
更に抵抗の低い高融点金属の導入が試みられている。
しかしながらその場合、高融点金属には耐酸化性が乏し
く然もイオン注入に対するマスク性がないという問題が
あり、この問題を克服する方策が必要となる。
く然もイオン注入に対するマスク性がないという問題が
あり、この問題を克服する方策が必要となる。
ゲート電極にポリSiあるいは高融点金属シリサイドを
用いた従来の一般的なMOSトランジスタは、ゲート電
極をマスクにしたイオン注入によって、ソース・ドレイ
ン領域をセルフ・アラインで形成している。そこでは、
ポリSiあるいは高融点金属シリサイドのイオン注入に
対するマスク性を利用している。
用いた従来の一般的なMOSトランジスタは、ゲート電
極をマスクにしたイオン注入によって、ソース・ドレイ
ン領域をセルフ・アラインで形成している。そこでは、
ポリSiあるいは高融点金属シリサイドのイオン注入に
対するマスク性を利用している。
そこでゲート電極に高融点金属を用いる場合には、高融
点金属がイオン注入のマスクとなり得ないことから、高
融点金属の上にイオン注入のマスクとなり得る膜を設け
てセルフ・アラインのイオン注入を可能にする必要があ
る。
点金属がイオン注入のマスクとなり得ないことから、高
融点金属の上にイオン注入のマスクとなり得る膜を設け
てセルフ・アラインのイオン注入を可能にする必要があ
る。
第4図は、そのようにする方策の第1の従来例を示す側
断面図である。
断面図である。
同図に示すものは、5iOzゲート絶縁膜2を形成した
Si基板1上に、ゲート電極3とする高融点金属膜3A
とイオン注入のマスク4とするSiO2膜4Aを順次被
着し、レジスト5をマスクにした異方性エツチング例え
ばRIE(反応性イオンエツチング)により、5i02
膜4Aと高融点金属膜3^をエツチングしてゲート電極
3とマスク4とを形成し、セルフ・アラインのイオン注
入を可能にしようとするものである。
Si基板1上に、ゲート電極3とする高融点金属膜3A
とイオン注入のマスク4とするSiO2膜4Aを順次被
着し、レジスト5をマスクにした異方性エツチング例え
ばRIE(反応性イオンエツチング)により、5i02
膜4Aと高融点金属膜3^をエツチングしてゲート電極
3とマスク4とを形成し、セルフ・アラインのイオン注
入を可能にしようとするものである。
しかしながら、高融点金属膜上に5i02が存在するエ
ツチングでは、高融点金属膜にアンダーカットを生ずる
ことが知られている。このため第1の従来例は、高融点
金属膜3Aにアンダーカットを生じてゲート電極3が所
望のパターンとならなくなり実用に適さない。
ツチングでは、高融点金属膜にアンダーカットを生ずる
ことが知られている。このため第1の従来例は、高融点
金属膜3Aにアンダーカットを生じてゲート電極3が所
望のパターンとならなくなり実用に適さない。
そこでこれに代わるものとして、第5図(al (b)
の側断面図に示す第2の従来例がある。
の側断面図に示す第2の従来例がある。
同図に示すものは、第1の従来例のSiO2膜4AをS
i3N4膜6Aに変えて、高融点金属膜3Aに上述のア
ンダーカットを生じないようにしたものである。
i3N4膜6Aに変えて、高融点金属膜3Aに上述のア
ンダーカットを生じないようにしたものである。
しかしながらこの場合には、第1の従来例のマスク4に
該当するマスク6が、ソース・ドレイン領域上の絶縁膜
であるSiO2と異質なSi3N4となるため、第5図
(blに示すように、層間絶縁膜7からゲート電極3あ
るいはソース・ドレイン領域1aに達する電極窓8を形
成する際に、その形成工程が複雑になって製造が不安定
になる問題がある。
該当するマスク6が、ソース・ドレイン領域上の絶縁膜
であるSiO2と異質なSi3N4となるため、第5図
(blに示すように、層間絶縁膜7からゲート電極3あ
るいはソース・ドレイン領域1aに達する電極窓8を形
成する際に、その形成工程が複雑になって製造が不安定
になる問題がある。
またSi3N4膜は、ストレスが大きいので表面に電荷
が溜り易く、トランジスタの特性を不安定にさせる問題
もある。
が溜り易く、トランジスタの特性を不安定にさせる問題
もある。
第1の従来例では高融点金属膜3A上に5i02膜4A
を設けたこと、また、第2の従来例では高融点金属膜3
A上に5i02とは異質な絶縁物であるSi3 N4の
膜6Aを設けたことが問題を引き起こした。ここで、5
i02膜3Aあるいは5r3Na膜を設けたのは、ゲー
ト電極3領域にイオン注入に対するマスク性を賦与する
ためである。゛従って、ゲート電極が、高融点金属を用
いながらそれ自体にイオン注入に対するマスク性を有す
るようになれば上述の問題を回避することができる。
を設けたこと、また、第2の従来例では高融点金属膜3
A上に5i02とは異質な絶縁物であるSi3 N4の
膜6Aを設けたことが問題を引き起こした。ここで、5
i02膜3Aあるいは5r3Na膜を設けたのは、ゲー
ト電極3領域にイオン注入に対するマスク性を賦与する
ためである。゛従って、ゲート電極が、高融点金属を用
いながらそれ自体にイオン注入に対するマスク性を有す
るようになれば上述の問題を回避することができる。
このことから本発明は、ゲート電極に高融点金属を用い
たMOSトランジスタを具える半導体装置において、ゲ
ート電極自体がイオン注入のマスクとなり得るようにす
ることを目的とする。
たMOSトランジスタを具える半導体装置において、ゲ
ート電極自体がイオン注入のマスクとなり得るようにす
ることを目的とする。
第1図は本発明の要点を示す側断面図である。
上記目的は、第1図に示すように、MO3I−ランジス
タのゲート電極10が2層で構成され、該2層の下層1
1が高融点金属からなり、該2層の上層12が高融点金
属の窒化物、炭化物あるいは硼化物からなる本発明の半
導体装置によって解決され、また、ゲート絶縁膜2上に
高融点金属からなる第1膜11Aと高融点金属の窒化物
、炭化物あるいは硼化物からなる第2膜12Aとをその
順に形成する工程と、レジスト5をマスクにして第2膜
12八及び第1膜11Aをエツチングする工程とを含ん
でゲート電極10を形成する本発明の製造方法によって
解決される。
タのゲート電極10が2層で構成され、該2層の下層1
1が高融点金属からなり、該2層の上層12が高融点金
属の窒化物、炭化物あるいは硼化物からなる本発明の半
導体装置によって解決され、また、ゲート絶縁膜2上に
高融点金属からなる第1膜11Aと高融点金属の窒化物
、炭化物あるいは硼化物からなる第2膜12Aとをその
順に形成する工程と、レジスト5をマスクにして第2膜
12八及び第1膜11Aをエツチングする工程とを含ん
でゲート電極10を形成する本発明の製造方法によって
解決される。
高融点金属の窒化物、炭化物あるいは硼化物は、轟電体
であり且つイオン注入に対するマスク性を有する。
であり且つイオン注入に対するマスク性を有する。
そこで上記のゲート電極10は、下層11により所望の
低抵抗化を充足し、上層12によりイオン注入のマスク
となり得るようになる。
低抵抗化を充足し、上層12によりイオン注入のマスク
となり得るようになる。
そしてこのゲート電極10は、上記の方法により、マス
クとするレジスト5を従来の一般的な場合と同様にして
所望のパターンに形成することができる。
クとするレジスト5を従来の一般的な場合と同様にして
所望のパターンに形成することができる。
このことから、上記ゲート電極10を採用することによ
り、先の従来例で設けたマスク4または6のようなイオ
ン注入のマスクが不要になり、当該半導体装置は、ゲー
ト電極10をポリSiあるいは高融点金属シリサイドの
ゲート電極の場合と同様に汲うことかできて、ゲート電
極に高融点金属を用いながら安定した製造ができるよう
になる。
り、先の従来例で設けたマスク4または6のようなイオ
ン注入のマスクが不要になり、当該半導体装置は、ゲー
ト電極10をポリSiあるいは高融点金属シリサイドの
ゲート電極の場合と同様に汲うことかできて、ゲート電
極に高融点金属を用いながら安定した製造ができるよう
になる。
以下本発明の実施例について第2図及び第3図を用いて
説明する。第2図は半導体装置実施例の要部側断面図、
第3図(al〜(e)は製造方法実施例の工程を示す側
断面図、であり、企図を通じ同一符号は同一対象物を示
す。
説明する。第2図は半導体装置実施例の要部側断面図、
第3図(al〜(e)は製造方法実施例の工程を示す側
断面図、であり、企図を通じ同一符号は同一対象物を示
す。
第2図はMOSトランジスタの部分を示す。ゲート電極
10は、高融点金属であるW(タングステン)の下層1
1と、高融点金属窒化物であるWxNの上層12との2
層で構成されている。そしてゲート電極10の配線9は
上層12の上面から導出されている。ここでは上層12
がイオン注入のマスクとして機能するので、従来例の場
合に設けたマスク4または6のようなものが不要である
。このため電極窓8の形成は、第2の従来例の場合のよ
うな複雑な工程を必要としない。なお、ゲート電極10
の側面には絶縁側壁7aが設けられて、ソース・ドレイ
ン領域1aはL D D (Lightly Dope
d Drain)構造をなしている。
10は、高融点金属であるW(タングステン)の下層1
1と、高融点金属窒化物であるWxNの上層12との2
層で構成されている。そしてゲート電極10の配線9は
上層12の上面から導出されている。ここでは上層12
がイオン注入のマスクとして機能するので、従来例の場
合に設けたマスク4または6のようなものが不要である
。このため電極窓8の形成は、第2の従来例の場合のよ
うな複雑な工程を必要としない。なお、ゲート電極10
の側面には絶縁側壁7aが設けられて、ソース・ドレイ
ン領域1aはL D D (Lightly Dope
d Drain)構造をなしている。
このトランジスタは、次のようにして製造することがで
きる。
きる。
即ち先ず第3図(alを参照して、SiO2ゲート絶縁
膜2を形成したS i 7=”−板1上に厚さ約300
0人のWからなる高融点金属膜11八を堆積形成する。
膜2を形成したS i 7=”−板1上に厚さ約300
0人のWからなる高融点金属膜11八を堆積形成する。
この堆積は気相成長あるいはスパッタの何れでも良い。
次いで第3図(blを参照して、N2あるいはNH3の
減圧雰囲気中で700〜800℃に加熱して、高融点金
属膜11Aの表面部を窒化し厚さ約1000人のWxN
からなる高融点金属化合物膜12Aを形成する。
減圧雰囲気中で700〜800℃に加熱して、高融点金
属膜11Aの表面部を窒化し厚さ約1000人のWxN
からなる高融点金属化合物膜12Aを形成する。
この膜12Aの形成は、スパッタで堆積しても良い。そ
れは、WターゲットとN2+Arガスを用いたりアクテ
ィブスパッタで行うことができる。膜12^を堆積形成
する場合には、第3図(alの工程における高融点金属
膜11Aの厚さをその分だけ薄くして約2000人とす
る。なお、高融点金属膜11Aと高融点金属化合物膜1
2Aの両方をスパッタで堆積する場合には、スパッタ装
置を2チャンバ方式にすることにより工程が簡便になる
。
れは、WターゲットとN2+Arガスを用いたりアクテ
ィブスパッタで行うことができる。膜12^を堆積形成
する場合には、第3図(alの工程における高融点金属
膜11Aの厚さをその分だけ薄くして約2000人とす
る。なお、高融点金属膜11Aと高融点金属化合物膜1
2Aの両方をスパッタで堆積する場合には、スパッタ装
置を2チャンバ方式にすることにより工程が簡便になる
。
次いで第3図(C)を参照して、レジスト5をマスクに
したRIEで先ず高融点金属化合物膜12Aをエツチン
グして上層12を形成し、更にレジスト5及び上層12
をマスクに引続き高融点金属膜11Aをエツチングして
下層11を形成し、ゲート電極10を完成させる。高融
点金属膜11Aのエツチングに用いる反応ガスはSF6
が良く、CF4あるいはNF3でも良い。そしてこのエ
ツチングでは、第1の従来例で述べたようなアンダーカ
ッ、トを生ずることがない。
したRIEで先ず高融点金属化合物膜12Aをエツチン
グして上層12を形成し、更にレジスト5及び上層12
をマスクに引続き高融点金属膜11Aをエツチングして
下層11を形成し、ゲート電極10を完成させる。高融
点金属膜11Aのエツチングに用いる反応ガスはSF6
が良く、CF4あるいはNF3でも良い。そしてこのエ
ツチングでは、第1の従来例で述べたようなアンダーカ
ッ、トを生ずることがない。
このように形成されたゲート電極10は、先に述べたよ
うに、従来の一般的なポリSiあるいは高融点金属シリ
サイドのゲート電極と同様に扱うことができて、以後の
工程は従来の一般的なものと同じになる。
うに、従来の一般的なポリSiあるいは高融点金属シリ
サイドのゲート電極と同様に扱うことができて、以後の
工程は従来の一般的なものと同じになる。
即ち第3図(d)を参照して、ソース・ドレイン領域1
aの低濃度イオン注入を行い、更に絶縁側壁7aを形成
してから同じく高濃度イオン注入を行ってソース・ドレ
イン領域1aを形成する。このイオン注入では、上層1
2の存在によりゲート電極10がマスクとなり、所望す
るようにゲート電極10下へのイオン注入が阻止される
。
aの低濃度イオン注入を行い、更に絶縁側壁7aを形成
してから同じく高濃度イオン注入を行ってソース・ドレ
イン領域1aを形成する。このイオン注入では、上層1
2の存在によりゲート電極10がマスクとなり、所望す
るようにゲート電極10下へのイオン注入が阻止される
。
次いで第3図(elを参照して、PSGの層間絶縁膜7
を形成し、これをエツチングして電極窓8を形成する。
を形成し、これをエツチングして電極窓8を形成する。
その際、ゲート電極10上及びソース・ドレイン領域l
a上の電極窓8は同時に形成することができる。
a上の電極窓8は同時に形成することができる。
次いで第2図を参照して、配線9などを形成して半導体
装置を完成させる。
装置を完成させる。
上述の実施例では下層11即ち高融点金属膜11AをW
にしたが、これを他の高融点金属例えばTi(チタン)
やMo (モリブデン)などにしても良い。
にしたが、これを他の高融点金属例えばTi(チタン)
やMo (モリブデン)などにしても良い。
そしてこれらの表面層を窒化させることは、Wの場合と
同じ方法で行うことができる。
同じ方法で行うことができる。
また、実施例では上層12即ち高融点金属化合物膜12
AをWの窒化物にしたが、これを炭化物あるいは硼化物
にしても良い。そしてそれは、窒化の場合のN2あるい
はNH,をCH4あるいは82H,に置き換えることで
形成でき、TIやMoにも適用できる。
AをWの窒化物にしたが、これを炭化物あるいは硼化物
にしても良い。そしてそれは、窒化の場合のN2あるい
はNH,をCH4あるいは82H,に置き換えることで
形成でき、TIやMoにも適用できる。
更に、高融点金属化合物膜12Aの高融点金属は、高融
点金属膜11Aと同じである必要がなく、相互の間は適
宜の組み合わせで良い。
点金属膜11Aと同じである必要がなく、相互の間は適
宜の組み合わせで良い。
以上説明したように本発明の構成によれば、ゲート電極
に高融点金属を用いたMOSトランジスタを具える半導
体装置において、ゲート電極自体がイオン注入のマスク
となり得るようにすることができて、当該半導体装置に
対して安定した製造を可能にさせる効果がある。
に高融点金属を用いたMOSトランジスタを具える半導
体装置において、ゲート電極自体がイオン注入のマスク
となり得るようにすることができて、当該半導体装置に
対して安定した製造を可能にさせる効果がある。
第1図は本発明の要点を示す側断面図、第2図は半導体
装置実施例の要部側断面図、第3〜図(a)〜(e)は
製造方法実施例の工程を示す側断面図、 第4図は第1の従来例を示す側断面図、第5図(a)
(b)は第2の従来例を示す側断面図、である。 12Aは高融点金属化合物膜、 である。 図において、 1はSi基板、 1aはソース・ドレイン領域、 2はゲート絶縁膜、 5はレジスト、 7は眉間絶縁膜、 7aは絶縁側壁、 8は電極窓、 9は配線、 10はゲート電極、 11は高融点金属の下層、 11Aは高融点金属膜、 12は高融点金属化合物の上層、 本全日月の響潰、Σ示澤イ0・1所面7第 71M] 千導4報1′幻直列(7)学音昨り吋面幻第 2
口 製造方;が結厄例の皿稈茨示第41J断面図弔 3(2
)
装置実施例の要部側断面図、第3〜図(a)〜(e)は
製造方法実施例の工程を示す側断面図、 第4図は第1の従来例を示す側断面図、第5図(a)
(b)は第2の従来例を示す側断面図、である。 12Aは高融点金属化合物膜、 である。 図において、 1はSi基板、 1aはソース・ドレイン領域、 2はゲート絶縁膜、 5はレジスト、 7は眉間絶縁膜、 7aは絶縁側壁、 8は電極窓、 9は配線、 10はゲート電極、 11は高融点金属の下層、 11Aは高融点金属膜、 12は高融点金属化合物の上層、 本全日月の響潰、Σ示澤イ0・1所面7第 71M] 千導4報1′幻直列(7)学音昨り吋面幻第 2
口 製造方;が結厄例の皿稈茨示第41J断面図弔 3(2
)
Claims (1)
- 【特許請求の範囲】 1)MOSトランジスタのゲート電極(10)が2層で
構成され、該2層の下層(11)が高融点金属からなり
、該2層の上層(12)が高融点金属の窒化物、炭化物
あるいは硼化物からなることを特徴とする半導体装置。 2)ゲート電極に高融点金属を用いたMOSトランジス
タを具える半導体装置を製造するに際して、ゲート絶縁
膜(2)上に高融点金属からなる第1膜(11A)と高
融点金属の窒化物、炭化物あるいは硼化物からなる第2
膜(12A)とをその順に形成する工程と、レジスト(
5)をマスクにして第2膜(12A)及び第1膜(11
A)をエッチングする工程とを含んでゲート電極(10
)を形成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15531388A JPH025477A (ja) | 1988-06-23 | 1988-06-23 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15531388A JPH025477A (ja) | 1988-06-23 | 1988-06-23 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH025477A true JPH025477A (ja) | 1990-01-10 |
Family
ID=15603159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15531388A Pending JPH025477A (ja) | 1988-06-23 | 1988-06-23 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH025477A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05208190A (ja) * | 1992-01-30 | 1993-08-20 | Kanbayashi Seisakusho:Kk | 電解イオン水発生装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56130948A (en) * | 1980-03-18 | 1981-10-14 | Nec Corp | Semiconductor device |
| JPS5957422A (ja) * | 1982-09-27 | 1984-04-03 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1988
- 1988-06-23 JP JP15531388A patent/JPH025477A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56130948A (en) * | 1980-03-18 | 1981-10-14 | Nec Corp | Semiconductor device |
| JPS5957422A (ja) * | 1982-09-27 | 1984-04-03 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05208190A (ja) * | 1992-01-30 | 1993-08-20 | Kanbayashi Seisakusho:Kk | 電解イオン水発生装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7001805B2 (en) | Method for fabricating n-type carbon nanotube device | |
| TWI287863B (en) | Using different gate dielectrics with NMOS and PMOS transistors of a complementary metal oxide semiconductor integrated circuit | |
| JP2000208744A (ja) | 五酸化タンタル層を用いた集積回路用コンデンサを製造するための方法 | |
| US6482690B2 (en) | Method for fabricating semiconductor device | |
| JPS639925A (ja) | 半導体装置の製造方法 | |
| JP4347479B2 (ja) | 電界効果トランジスタ | |
| JPH025477A (ja) | 半導体装置及びその製造方法 | |
| JP2001210606A (ja) | 半導体装置の製造方法 | |
| JP2982254B2 (ja) | 半導体装置の製造方法 | |
| US6946339B2 (en) | Method for creating a stepped structure on a substrate | |
| KR100317338B1 (ko) | 반도체 소자 제조 방법 | |
| JPH11204757A (ja) | 半導体素子の製造方法 | |
| JPH04196122A (ja) | 半導体装置の製造方法 | |
| JPS6161544B2 (ja) | ||
| JPS6197975A (ja) | 半導体装置の製造方法 | |
| JPH01239940A (ja) | 半導体装置 | |
| JPH07263574A (ja) | 半導体装置 | |
| JP4099462B2 (ja) | 半導体装置の成膜方法 | |
| KR100312655B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR100342826B1 (ko) | 반도체소자의베리어금속층형성방법 | |
| JPS6057975A (ja) | 半導体装置の製造方法 | |
| JPS62291146A (ja) | 半導体装置の製造方法 | |
| KR950025868A (ko) | 반도체 소자의 비트라인 형성방법 | |
| JPH0210872A (ja) | 半導体装置の製造方法 | |
| JP2638285B2 (ja) | 半導体装置の製造方法 |