JPS5957422A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5957422A JPS5957422A JP57167918A JP16791882A JPS5957422A JP S5957422 A JPS5957422 A JP S5957422A JP 57167918 A JP57167918 A JP 57167918A JP 16791882 A JP16791882 A JP 16791882A JP S5957422 A JPS5957422 A JP S5957422A
- Authority
- JP
- Japan
- Prior art keywords
- molybdenum
- gate electrode
- hydrogen
- chemical vapor
- reaction gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ｆｌ）発明の技術分野
本発明は半導体装置の製造方法、例えば大規模築積回路
（ＬＳＩ）におけるモリブデンゲート電極の形成方法に
関する。
（ＬＳＩ）におけるモリブデンゲート電極の形成方法に
関する。
（２）技術の背景
高融点、低抵抗金属であるモリブデン（’Ｍｏ）は、例
えばＭＯＳ ＦＥＴ （電解効果トランジスタ）にお
けるゲート電極もしくは配線材料として使用されている
。
えばＭＯＳ ＦＥＴ （電解効果トランジスタ）にお
けるゲート電極もしくは配線材料として使用されている
。
第１図はモリブデンゲートを使用したＭＯＳ ＰＥＴの
要部断面図で、同図において１は例えばシリコン半導体
基板、２は酸化膜、３はモリブデンゲート電極、４はソ
ース拡散層、５はドレイン拡散層をそれぞれ示す。かか
るＭＯＳ ＦＥＴはセルフアラ５イン構成を特徴とし、
モリブデンゲート電極３を形成した後、ゲート酸化膜の
エツチング等の処理を行い、次いで前記モリブデンゲー
ト電極をマスクとして選択拡散を行うことにより、拡散
層の端とゲート電極とが自動位置合せされ、位置ずれに
よる特性劣化の防止に効果がある。
要部断面図で、同図において１は例えばシリコン半導体
基板、２は酸化膜、３はモリブデンゲート電極、４はソ
ース拡散層、５はドレイン拡散層をそれぞれ示す。かか
るＭＯＳ ＦＥＴはセルフアラ５イン構成を特徴とし、
モリブデンゲート電極３を形成した後、ゲート酸化膜の
エツチング等の処理を行い、次いで前記モリブデンゲー
ト電極をマスクとして選択拡散を行うことにより、拡散
層の端とゲート電極とが自動位置合せされ、位置ずれに
よる特性劣化の防止に効果がある。
（３）従来技術と問題点
ところで、上記ゲート電極に用いられるモリブデンは熱
処理によって柱状結晶化する。このような柱状結晶は正
イオンが通りやすいため、後工程でのイオン注入におけ
るマスクとして完全なマスク効果を生じない。すなわち
、注入イオンがモリブデン電極の柱状結晶の間を通過し
てＭＯＳ ＦＥＴのチャネル領域（第１図の符号６で示
す場所）にまで到達しくチャネリング）、動作特性を劣
化させる原因となる。
処理によって柱状結晶化する。このような柱状結晶は正
イオンが通りやすいため、後工程でのイオン注入におけ
るマスクとして完全なマスク効果を生じない。すなわち
、注入イオンがモリブデン電極の柱状結晶の間を通過し
てＭＯＳ ＦＥＴのチャネル領域（第１図の符号６で示
す場所）にまで到達しくチャネリング）、動作特性を劣
化させる原因となる。
また、処理中に使用する水や取り扱い者の手にイ」着し
ているナトリウムイオン（Ｎａ＋）などの可動イオンが
、電極中に混入してＭＯＳ ＦＥＴのしきい値電圧（Ｖ
ｔｈ）の変動をもたらし、信頼性劣化の原因となる。
ているナトリウムイオン（Ｎａ＋）などの可動イオンが
、電極中に混入してＭＯＳ ＦＥＴのしきい値電圧（Ｖ
ｔｈ）の変動をもたらし、信頼性劣化の原因となる。
上述の如く、モリブデンゲート電極は、マスク任および
安定性において信頼性に欠ける問題がある。
安定性において信頼性に欠ける問題がある。
なお、上記問題を解決する方法として、モリブデンゲー
ト電極を厚く形成する方法、またはモリブデン窒化物（
ＭＯ２Ｎ）でゲート電極を形成する方法があるが、前者
は素子表面凹凸形状から多階配線構造の障害となり、ま
た後者はＭＯ２Ｎの抵抗がモリブデンの８Ｘ１０−６
Ω・ｃｍの値に比べて５〜１０×１０−５Ω・ｃｍと大
きいため高抵抗化する問題があり実用に適しない。
ト電極を厚く形成する方法、またはモリブデン窒化物（
ＭＯ２Ｎ）でゲート電極を形成する方法があるが、前者
は素子表面凹凸形状から多階配線構造の障害となり、ま
た後者はＭＯ２Ｎの抵抗がモリブデンの８Ｘ１０−６
Ω・ｃｍの値に比べて５〜１０×１０−５Ω・ｃｍと大
きいため高抵抗化する問題があり実用に適しない。
（４）発明の目的
本発明は上記従来の問題点に鑑み、安定性に優れたモリ
ブデンゲート電極の形成方法を提供することを目的とす
る。
ブデンゲート電極の形成方法を提供することを目的とす
る。
（５）発明の構成
そしてこの目的は本発明の方法によれば、プラズマ化学
気相成長法によりモリブデンを成長する工程、次いで同
じくプラズマ化学気相成長法によりモリブデン窒化物を
前記モリブデン上に所定の厚さに成長する工程を含むこ
とを特徴とする半導体装置の製造方法を提供することに
よって達成される。
気相成長法によりモリブデンを成長する工程、次いで同
じくプラズマ化学気相成長法によりモリブデン窒化物を
前記モリブデン上に所定の厚さに成長する工程を含むこ
とを特徴とする半導体装置の製造方法を提供することに
よって達成される。
（６）発明の実施例
以下本発明の実施例を図面によって詳述する。
第２図は本発明実施例を説明する丸めのプラズマＣＶＤ
装置の概略断面図で、同図において２１はチェンバ、２
２は反応ガス導入パイプ、２３はガス拡散板、２４は例
えばウェハの如き被加工物、２５は電極、２６は高周波
電源、２７はヒータ、２８は排気管、２９はロータリー
ポンプをそれぞれ示し、上記高周波電源２６の周波数ば
１３．５６ＭＩＩｚ （このときの出力は約１ｏｏｔｖ
に相当する）、ヒータ加熱温度は２００から５００℃、
またチェンバ２１内の圧力はポンプ２９によりｌ Ｔｏ
ｒｒに保持される。なお高周波電極２７に代え“ζマイ
クロ波を用いても同等の効果が得られることが６（１認
された。
装置の概略断面図で、同図において２１はチェンバ、２
２は反応ガス導入パイプ、２３はガス拡散板、２４は例
えばウェハの如き被加工物、２５は電極、２６は高周波
電源、２７はヒータ、２８は排気管、２９はロータリー
ポンプをそれぞれ示し、上記高周波電源２６の周波数ば
１３．５６ＭＩＩｚ （このときの出力は約１ｏｏｔｖ
に相当する）、ヒータ加熱温度は２００から５００℃、
またチェンバ２１内の圧力はポンプ２９によりｌ Ｔｏ
ｒｒに保持される。なお高周波電極２７に代え“ζマイ
クロ波を用いても同等の効果が得られることが６（１認
された。
上述のプラズマＣＶＤ装置において、反応ガスとして五
塩化モリブデン（ＭｏＣＥ５ ） 、窒素（Ｎ２）、水
素（＋１２ ＞の混合ガスを用い、窒素ガスの量を制御
してモリブデンもしくはモリブデン窒化物（ＭＯ２Ｎ）
を成長し、ゲート電極もしくは配線層を形成する。なお
反応ガスに用いるＭｏα５は室温（２０℃付近）で固体
であるため、あらかじめガス導入バイブ２２を１５０か
ら２００℃の温度に加熱しておく。
塩化モリブデン（ＭｏＣＥ５ ） 、窒素（Ｎ２）、水
素（＋１２ ＞の混合ガスを用い、窒素ガスの量を制御
してモリブデンもしくはモリブデン窒化物（ＭＯ２Ｎ）
を成長し、ゲート電極もしくは配線層を形成する。なお
反応ガスに用いるＭｏα５は室温（２０℃付近）で固体
であるため、あらかじめガス導入バイブ２２を１５０か
ら２００℃の温度に加熱しておく。
次に、上述のプラズマＣＶＤ装置によるゲート電極の形
成を例にして本発明実施例を説明する。
成を例にして本発明実施例を説明する。
先ず、上記反応ガス中の窒素含有量を０にして、五塩化
モリブデン（１００℃に加熱されている）と水素とをチ
ェンバ内に供給してモリブデンをウェハ上に成長する。
モリブデン（１００℃に加熱されている）と水素とをチ
ェンバ内に供給してモリブデンをウェハ上に成長する。
次いで、例えば圧力Ｉ Ｔｏｒｒ、基板温度４００℃、
高周波出力２０から１００Ｗ、反応ガスとして五塩化モ
リブデンを、また水素をキャリアとして２０ｃｃ／＋１
１１ｎ、水素希釈ガスを２００ｃｃ ／ ｍｉｎ供給し
てモリブデン窒化物を上記モリブデン上に約５００人の
厚さに成長する。
高周波出力２０から１００Ｗ、反応ガスとして五塩化モ
リブデンを、また水素をキャリアとして２０ｃｃ／＋１
１１ｎ、水素希釈ガスを２００ｃｃ ／ ｍｉｎ供給し
てモリブデン窒化物を上記モリブデン上に約５００人の
厚さに成長する。
なお、成長後はエツチングなどの通當技術でゲート電極
を形成する。また、前記した具体的数値は、膜成長速度
などに応じて適宜変更しても何ら本発明の目的を損なう
ものではない。
を形成する。また、前記した具体的数値は、膜成長速度
などに応じて適宜変更しても何ら本発明の目的を損なう
ものではない。
第３図は」二連したプラズマＣｖＤ法によって形成され
たゲート電極の断面図で、電極３１ばモリブデン３２と
該モリブデンの窒化物３３からなる２層構造で、上層の
モリブデン窒化物３３は可動イオンの電極への混入およ
びイオン注入におけるチャネリングの発生防止に効果が
あり、また下層のモリブデン３２は電極の高抵抗化をお
さえる効果がある。
たゲート電極の断面図で、電極３１ばモリブデン３２と
該モリブデンの窒化物３３からなる２層構造で、上層の
モリブデン窒化物３３は可動イオンの電極への混入およ
びイオン注入におけるチャネリングの発生防止に効果が
あり、また下層のモリブデン３２は電極の高抵抗化をお
さえる効果がある。
かくして低抵抗で安定性のあるゲート電極が得られるも
のである。
のである。
なお、モリブデン窒化物３３の厚さは注入イオン、注入
エネルギーその他種々の処理条件に応じて適宜選定する
。また上述の方法はゲート電極形成に限るものでなく配
線形成に対しても有効であリ、安定した低抵抗の配線形
成に効果がある。
エネルギーその他種々の処理条件に応じて適宜選定する
。また上述の方法はゲート電極形成に限るものでなく配
線形成に対しても有効であリ、安定した低抵抗の配線形
成に効果がある。
（７）発明の効果
以上詳細に説明した如く、本発明の方法によれば、素子
特性劣化防止に効果的な安定性に優れた゛低抵抗モリブ
デンゲート電極を形成することができるため、半導体装
置の信頼性向上に効果大である。
特性劣化防止に効果的な安定性に優れた゛低抵抗モリブ
デンゲート電極を形成することができるため、半導体装
置の信頼性向上に効果大である。
第１図は従来のモリブデンゲート電極を有する半導体装
置要部の断面図、第２図はプラズマＣＶＯ装置の概略断
面図、第３図は本発明実施例を説明するためのゲート電
極の断面図である。 ■−半導体基板、２．２ａ −酸化膜、３．３１−−ゲ
ート電極、４−ソース 拡散層、５− ドレイン拡散層、６−
置要部の断面図、第２図はプラズマＣＶＯ装置の概略断
面図、第３図は本発明実施例を説明するためのゲート電
極の断面図である。 ■−半導体基板、２．２ａ −酸化膜、３．３１−−ゲ
ート電極、４−ソース 拡散層、５− ドレイン拡散層、６−
Claims (1)
- プラズマ化学気相成長法によりモリブデンを成長する工
程、次いで同じくプラズマ化学気相成長法によりモリブ
デン窒化物を前記モリブデン上に所定の厚さに成長する
工程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57167918A JPS5957422A (ja) | 1982-09-27 | 1982-09-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57167918A JPS5957422A (ja) | 1982-09-27 | 1982-09-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5957422A true JPS5957422A (ja) | 1984-04-03 |
Family
ID=15858461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57167918A Pending JPS5957422A (ja) | 1982-09-27 | 1982-09-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5957422A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH025477A (ja) * | 1988-06-23 | 1990-01-10 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH02163939A (ja) * | 1988-10-06 | 1990-06-25 | Microelectron Center Of North Carolina | 集積回路の金属化法 |
-
1982
- 1982-09-27 JP JP57167918A patent/JPS5957422A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH025477A (ja) * | 1988-06-23 | 1990-01-10 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH02163939A (ja) * | 1988-10-06 | 1990-06-25 | Microelectron Center Of North Carolina | 集積回路の金属化法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900007686B1 (ko) | 선택적으로 산화된 실리콘 기판상에 에피택셜 실리콘층과 다결정 실리콘층을 동시에 성장시키는 기상 증착방법 | |
| EP0036573B1 (en) | Method for making a polysilicon conductor structure | |
| US6228728B1 (en) | Method of fabricating semiconductor device | |
| US5319231A (en) | Insulated gate semiconductor device having an elevated plateau like portion | |
| JPS5957422A (ja) | 半導体装置の製造方法 | |
| CN117238758A (zh) | 一种通过牺牲氧化NANO-P掺杂EPI钝化SiC MOS界面缺陷方法 | |
| JPS5994829A (ja) | 半導体装置の製造方法 | |
| US5094964A (en) | Method for manufacturing a bipolar semiconductor device | |
| CN116469767B (zh) | 一种GaN衬底的沟槽栅结构的MOSFET及其制备方法 | |
| JPS63169767A (ja) | 薄膜トランジスタの製造方法 | |
| JP2877586B2 (ja) | 半導体集積回路およびその作製方法 | |
| JPH0689904A (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
| JPS6235539A (ja) | 半導体装置の製造方法 | |
| JPS594169A (ja) | 半導体装置の製造方法 | |
| JPH0360118A (ja) | コンタクト電極の形成方法 | |
| JPH0352238A (ja) | 化合物半導体装置の製造方法 | |
| JPH0257340B2 (ja) | ||
| JPH033330A (ja) | 半導体結晶基体上への絶縁膜の形成方法 | |
| JPH0380542A (ja) | 半導体集積回路装置 | |
| JPH02202028A (ja) | 薄膜トランジスターの製造方法 | |
| JPS60193330A (ja) | 半導体への不純物拡散方法 | |
| JPH03205820A (ja) | 半導体装置の製造方法 | |
| JPS63119269A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6155919A (ja) | 半導体装置の製造方法 | |
| JPH02262343A (ja) | 化合物半導体装置及びその製造方法 |