JPH025486A - 半導体不揮発性メモリ - Google Patents
半導体不揮発性メモリInfo
- Publication number
- JPH025486A JPH025486A JP15561488A JP15561488A JPH025486A JP H025486 A JPH025486 A JP H025486A JP 15561488 A JP15561488 A JP 15561488A JP 15561488 A JP15561488 A JP 15561488A JP H025486 A JPH025486 A JP H025486A
- Authority
- JP
- Japan
- Prior art keywords
- type region
- region
- insulating film
- semiconductor substrate
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、高性能・高信頬性を持った１００人前後の薄
いゲート絶縁膜を必要とする電気的に凹換え可能な半導
体不揮発性メモリに関する。
いゲート絶縁膜を必要とする電気的に凹換え可能な半導
体不揮発性メモリに関する。
本発明は、半導体基板表面上に設けられたトンネル領域
において、１００ 人前後の薄いゲート絶縁膜の形成を
半導体基板表面上の濃度の薄いＮ型領域上の熱酸化で行
うことにより、高膜質・高信頼性を持つ薄いゲート絶縁
膜を得ることを目的とする。
において、１００ 人前後の薄いゲート絶縁膜の形成を
半導体基板表面上の濃度の薄いＮ型領域上の熱酸化で行
うことにより、高膜質・高信頼性を持つ薄いゲート絶縁
膜を得ることを目的とする。
従来の技術を図面を用いて説明する。第２図は従来の技
術を用いて作成された半導体不揮発性メモリの消去領域
の断面構造図である。このメモリの消去領域では半導体
基板１の表面近傍に形成されたトンネルドレイン領域８
上に薄いゲート絶縁１１９５（消去用酸化膜）が形成さ
れており、ゲート絶縁膜５の上にフローティングゲート
としてのポリシリコン電極６が形成されている。トンネ
ルドレイン領域８からアルミ配線７がなされている。
術を用いて作成された半導体不揮発性メモリの消去領域
の断面構造図である。このメモリの消去領域では半導体
基板１の表面近傍に形成されたトンネルドレイン領域８
上に薄いゲート絶縁１１９５（消去用酸化膜）が形成さ
れており、ゲート絶縁膜５の上にフローティングゲート
としてのポリシリコン電極６が形成されている。トンネ
ルドレイン領域８からアルミ配線７がなされている。
従来、トンネルドレイン領域は、消去時に高電圧が印加
されるため、半導体基板表面上に濃度の？ＨいＮ型領域
として形成されていた。
されるため、半導体基板表面上に濃度の？ＨいＮ型領域
として形成されていた。
しかし、半導体基板表面上の濃度の濃いＮ型領域上で形
成される１００人前後の薄いゲート絶縁膜の膜質は、濃
度の薄いＮ型領域上で形成される薄いゲート絶縁膜のも
のより劣っているという結果が得られた。
成される１００人前後の薄いゲート絶縁膜の膜質は、濃
度の薄いＮ型領域上で形成される薄いゲート絶縁膜のも
のより劣っているという結果が得られた。
以上に述べた課題を解決するために、本発明では１００
人前後の薄いゲート絶縁膜を半導体基板表面上の濃度
の薄いＮ型領域上に形成した。
人前後の薄いゲート絶縁膜を半導体基板表面上の濃度
の薄いＮ型領域上に形成した。
上記のごとり１００ 人前後の薄いゲート絶縁膜の形成
をトンネルドレイン領域である半導体基板表面上の濃度
の薄いＮ型領域上で行うことにより、高膜質・高信頼性
を持つ薄いゲート絶８ｉ膜を得ることを可能にした。
をトンネルドレイン領域である半導体基板表面上の濃度
の薄いＮ型領域上で行うことにより、高膜質・高信頼性
を持つ薄いゲート絶８ｉ膜を得ることを可能にした。
以下に、本発明の実施例を図面に基づいて詳細に説明す
る。第１図は、本発明の技術を用いて作成された半導体
不揮発性メモリの消去領域の断面構造図である。このメ
モリの消去領域には半導体基板ｌの表面近傍に形成され
た濃度の薄いＮ型領域２ （リンインプラ１度ＩＥ１４
ｃｍ−２以下）があり、この領域の中に配線とオーミッ
クコンタクトをとるための４度の濃いＮ型領域４ （リ
ンインプラ４度ＩＥ１４ｃｍ−”以上）と薄いＮ型６Ｂ
域２に接してＰ型領域３が設けられている。このＰ型領
域３は、Ｎ型領域２が空乏化した場合に、表面電位を固
定することができる。濃度の薄いＮ型領域２のトンネル
ルーイン領域上に薄いゲート絶縁膜５ （消去用酸化膜
）が形成されており、その上にフローティングゲートの
ポリシリコン電極６が形成されている。トンネルドレイ
ン領域中の濃度の？廖いＮ型領域４とＰ型領域３から成
る異なる２種類の領域からアルミ配’ｂ’Ａ ７が形成
されている。
る。第１図は、本発明の技術を用いて作成された半導体
不揮発性メモリの消去領域の断面構造図である。このメ
モリの消去領域には半導体基板ｌの表面近傍に形成され
た濃度の薄いＮ型領域２ （リンインプラ１度ＩＥ１４
ｃｍ−２以下）があり、この領域の中に配線とオーミッ
クコンタクトをとるための４度の濃いＮ型領域４ （リ
ンインプラ４度ＩＥ１４ｃｍ−”以上）と薄いＮ型６Ｂ
域２に接してＰ型領域３が設けられている。このＰ型領
域３は、Ｎ型領域２が空乏化した場合に、表面電位を固
定することができる。濃度の薄いＮ型領域２のトンネル
ルーイン領域上に薄いゲート絶縁膜５ （消去用酸化膜
）が形成されており、その上にフローティングゲートの
ポリシリコン電極６が形成されている。トンネルドレイ
ン領域中の濃度の？廖いＮ型領域４とＰ型領域３から成
る異なる２種類の領域からアルミ配’ｂ’Ａ ７が形成
されている。
第３図は約１００人の薄いゲート絶縁膜の絶縁耐圧歩留
とトンネルドレイン領域のリンネ鈍物濃度との依存性を
表した図である。この結果より、約１００人の薄いゲー
ト絶縁膜にとってリンネ鈍物濃度はＩＥ１４ｃｍ−”以
下に低い方が良いことが判る。
とトンネルドレイン領域のリンネ鈍物濃度との依存性を
表した図である。この結果より、約１００人の薄いゲー
ト絶縁膜にとってリンネ鈍物濃度はＩＥ１４ｃｍ−”以
下に低い方が良いことが判る。
しかし、従来のメモリ構造では、トンネルドレイン領域
に消去のための高電圧をかけるためにはリンネ鈍物濃度
は濃くせざるおえなかった。本発明では、薄い濃度のＮ
型トンネルドレイン領域を用いても、トンネル絶縁膜５
に電圧が印加されるように、トンネルドレイン領域の構
造を発明した。
に消去のための高電圧をかけるためにはリンネ鈍物濃度
は濃くせざるおえなかった。本発明では、薄い濃度のＮ
型トンネルドレイン領域を用いても、トンネル絶縁膜５
に電圧が印加されるように、トンネルドレイン領域の構
造を発明した。
濃度の薄いＮ型領域２に接して、Ｐ型領域３を形成して
いるために、薄いＮ型領域２の表面電位をＰ型領域３の
電位に固定できる。即ち、トンネル絶縁膜５に効率良く
配線７の電圧を印加できる。
いるために、薄いＮ型領域２の表面電位をＰ型領域３の
電位に固定できる。即ち、トンネル絶縁膜５に効率良く
配線７の電圧を印加できる。
従って、濃度の薄いＮ型トンネルドレイン領域２をトン
ネルドレイン領域として用いることができる。
ネルドレイン領域として用いることができる。
本発明は、以上説明したように１００人前後の薄いゲー
ト絶縁膜（トンネル絶縁膜）の下の領域であるトンネル
ドレイン領域を、半導体基板表面上のＰ型領域に接した
濃度の薄いＮ型領域上で行うことにより、高膜質・高信
頼性を持つ半導体不揮発性メモリを得ることを可能にし
た。
ト絶縁膜（トンネル絶縁膜）の下の領域であるトンネル
ドレイン領域を、半導体基板表面上のＰ型領域に接した
濃度の薄いＮ型領域上で行うことにより、高膜質・高信
頼性を持つ半導体不揮発性メモリを得ることを可能にし
た。
第１図は本発明の技術を用いて作成された半導体不揮発
性メモリの消去領域の断面構造図である。 第２図は従来の技術を用いて作成された半導体不運発性
メモリの消去領域の断面構造図である。第３図は約１０
０人の薄いゲート絶縁膜の絶縁耐圧歩留とトンネルドレ
イン領域のリンネ鈍物濃度依存性を表した図である。 ・・半導体基板 ・・濃度の薄いＮ型領域 ・濃度の濃いＮ型領域 ４度の濃いＰ型領域 薄いゲート絶縁膜（消去用酸化■り） ポリシリコン電極 ・アルミ配線 以 上
性メモリの消去領域の断面構造図である。 第２図は従来の技術を用いて作成された半導体不運発性
メモリの消去領域の断面構造図である。第３図は約１０
０人の薄いゲート絶縁膜の絶縁耐圧歩留とトンネルドレ
イン領域のリンネ鈍物濃度依存性を表した図である。 ・・半導体基板 ・・濃度の薄いＮ型領域 ・濃度の濃いＮ型領域 ４度の濃いＰ型領域 薄いゲート絶縁膜（消去用酸化■り） ポリシリコン電極 ・アルミ配線 以 上
Claims (1)
- フローティングゲートとして設けられたポリシリコン電
極から、薄いゲート絶縁膜のＦｏｗｌｅｒ−Ｎｏｒｄｈ
ｅｉｍ（Ｆ−Ｎ）電流を利用して、半導体基板表面に設
けられたトンネル領域においてプログラムを行う半導体
メモリにおいて、前記トンネル領域が半導体基板表面上
の濃度の薄いＮ型領域に設けられ、前記濃度の薄いＮ型
領域中あるいは、前記濃度の薄いＮ型領域に接して半導
体基板表面上にＰ型領域を設け、前記半導体基板表面上
の濃度の濃いＮ型領域と前記半導体基板表面上の前記Ｐ
型領域とから成る異なる２種類の領域が同電位で電気的
に接続がされていることを特徴とする半導体不揮発性メ
モリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15561488A JPH025486A (ja) | 1988-06-23 | 1988-06-23 | 半導体不揮発性メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15561488A JPH025486A (ja) | 1988-06-23 | 1988-06-23 | 半導体不揮発性メモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH025486A true JPH025486A (ja) | 1990-01-10 |
Family
ID=15609871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15561488A Pending JPH025486A (ja) | 1988-06-23 | 1988-06-23 | 半導体不揮発性メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH025486A (ja) |
-
1988
- 1988-06-23 JP JP15561488A patent/JPH025486A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0144421B1 (ko) | 플레쉬 이.이.피.롬의 제조방법 | |
| KR970003845B1 (ko) | 이이피롬 프래쉬 메모리 셀, 메모리 디바이스 및 그 제조방법 | |
| KR0124629B1 (ko) | 불휘발성 반도체 메모리장치의 제조방법 | |
| EP0383011A2 (en) | Semiconductor non-volatile memory device | |
| JPH0425077A (ja) | 半導体不揮発性メモリ | |
| JP2691204B2 (ja) | 半導体不揮発性メモリ | |
| JPH10173074A (ja) | 不揮発性半導体装置 | |
| JPH03250669A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| JP2950557B2 (ja) | 半導体装置およびその製造方法 | |
| JP2784765B2 (ja) | 半導体不揮発性メモリの製造方法 | |
| JP2740017B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH0227773A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP2797466B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH02174171A (ja) | 半導体記憶装置 | |
| JP2853793B2 (ja) | メモリ素子の製造方法 | |
| JPS62113478A (ja) | 不揮発性半導体メモリ | |
| JPS63155670A (ja) | 半導体不揮発性メモリ及びその製造方法 | |
| JPH01179369A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPH023984A (ja) | 半導体不揮発性メモリ | |
| KR100214470B1 (ko) | 이이피롬 셀의 제조방법 | |
| JPS58121681A (ja) | 不揮発性半導体記憶素子 | |
| JPH04334062A (ja) | 薄膜メモリトランジスタ | |
| JPH04179273A (ja) | 不揮発性半導体メモリ | |
| JP2729622B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH06103750B2 (ja) | Ｍｉｓ型不揮発性記憶素子 |