JPH0255801B2

JPH0255801B2 -

Info

Publication number: JPH0255801B2
Application number: JP56155122A
Authority: JP
Inventors: Masahiko Motai
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1981-09-30
Filing date: 1981-09-30
Publication date: 1990-11-28
Also published as: JPS5856101A

Description

【発明の詳細な説明】この発明はデジタルサーボ装置に関するもの
で、特に、ビデオテープレコーダ（以下VTR）
等の回転ヘツドモータとかキヤプスタンモータの
ように高精度の回転周波数、回転位相を要求され
るものに適用して好適する。

一般にVTRにおいては、回転ビデオヘツドを
用いたヘリカルスキヤン方式の記録再生が行なわ
れている。テープ送りは、キヤプスタンモータに
よつて得られ、記録再生を得る回転ビデオヘツド
の回転は、回転ヘツドモータによつて得られる。
ここで、キヤプスタンモータ、回転ヘツドモータ
に対しては、それぞれサーボ装置が設けられてい
る。

キヤプスタンモータは、記録モードのときは、
安定した一定の回転周波数及び位相が得られるよ
うに制御される。また再生モードのときは、指定
された倍速再生（通常、２倍速、３倍速等）に応
じ回転周波数が決定され、またこのとき例えばテ
ープに記録されたコントロールパルスに位相同期
するような位相制御が行なわれる。

一方、回転ヘツドモータは、記録モードのとき
は、安定した一定のフレーム周波数に設定され、
このとき乗直同期信号に位相同期するように制御
される。また再生モードのときは、安定した一定
のフレーム周波数にその回転が設定される。

上述のように、VTRにあつては、キヤプスタ
ンモータに対する自動周波数コントロール
（AFC）回路及び自動位相コントロール（APC）
回路が設けられ、また回転ヘツドモータに対して
もAFC回路及びAPC回路が設けられる。このよ
うにAFC回路、APC回路をデジタル信号によつ
て処理する方法が実現されている。これは、本伴
出願人が先に出願した特願昭52−113864号にも詳
細に述べられている。このデジタルサーボ装置
は、基本的には、カウンタ、第１、第２のラツチ
回路、減算回路等で構成される。今、回転ビデオ
ヘツドのAPC回路について、記録モードのとき
を説明する。カウンタは巡回してクロツクパルス
を計数している。第１のラツチ回路には、回転ヘ
ツドモータの回転を検出することによつて得られ
る回転検出パルスがラツチパルスとして加えら
れ、第２のラツチ回路には垂直同期信号を１／２
に分周した信号（記録モードのとき）がラツチパ
ルスとして加えられる。第１、第２のラツチ回路
は、それぞれにラツチパルスが入力したとき、そ
のときのカウンタの計数値をラツチする。そこ
で、第１、第２のラツチ回路のラツチ内容間の差
を演算すれば、回転検出パルスと垂直同期信号間
のたとえば位相差を得ることができる。この位相
差は、その大小がデジタル数値（クロツク周期か
ら時間も計算できる）であらわされる。この位相
差をあらわすデジタル数値が、予じめ設定された
値であれば、そのときの状態は安定していること
であり、数値が変ればその変つた分を補正して安
定状態に引き込む（位相ロツクさせる）必要があ
る。したがつて前記デジタル数値に応じたパルス
幅変調が行なわれ、そのパルス幅変調出力は、フ
イルタにより直流に変換され、モータのドライブ
回路に供給される。このようにAPC回路は、回
転ヘツドモータの回転位相を垂直同期信号にロツ
クさせるが、このモータに対する制御系として
は、その他にAFC回路も設けられている。

APC回路、AFC回路を有するサーボ装置のシ
ステムは、第１図に示すようにあらわすことがで
きる。すなわち、モータ１１の回転検出パルス
は、AFC検波装置１２に入力され周波数誤差が
検出される。このAFC検波装置１２から出力さ
れた周波数制御電圧は、合成器１３を介してモー
タドライブ回路１４の制御端子に加えられる。一
方モータの回転検出パルスはその位相比較を行な
うのに適した周波数に分周器１５で変換され、位
相比較器１６において基準信号（例えば垂直同期
信号を１／２に分周した信号）と位相比較され
る。この位相比較器１６から得られた位相誤差電
圧は、ループフイルタ１７を介して先の合成器１
３にて周波数制御電圧とともに合成されてモータ
ドライブ回路１４に入力される。ループフイルタ
１７は、ここで積分特性をもたせ、定常位相誤差
を小さくするためである。

上記したような周波数誤差電圧とか、位相誤差
電圧を得るデジタル処理回路として、たとえば第
２図に示すような処理回路が考えられている。

第２図において、２１は、２進同期カウンタで
あり、クロツクパルスCK₁が入力される。この２
進同期カウンタ２１のキヤリーは、パルス幅変調
（PWM）出力をつくるフリツプフロツプ回路２
４のセツト入力となる。このフリツプフロツプ回
路２４のリセツト入力には、コンパレータ２２の
一致出力が用いられる。このコンパレータ２２
は、前記２進同期カウンタ２１のカウント内容
と、レジスタ２３のラツチ内容を比較している。

一方２５はシーケンスパルス発生器であり、こ
のシーケンスパルス発生器２５のデータ入力端子
２８，２９には、測定パルス２８Ｐと基準パルス
２９Ｐが入力される。またシーケンスパルス発生
器２５には、データ転送用のクロツクパルスCK₂
も加えられる。今、基準パルス２９Ｐが入力する
と、シーケンスパルス発生器２５は、基準パルス
の立上りによつて、ナンド回路Ｇ２３、インバー
タＧ２４を介してプリセツタブルアツプカウンタ
２６（フリツプフロツプ回路Ｑ０〜Ｑ１３）に一
定常数をロードし、またキヤリー保持用のビツト
カウンタＱ１４をクリアする。このときから、プ
リセツタブルアツプカウンタ２６は、クロツクパ
ルスCK₂をカウントすることになる。次に、測定
パルス２８Ｐが入力すると、その立上りで、ナン
ド回路Ｇ１９，Ｇ２０の入力条件が変り、プリセ
ツタブルアツプカウンタ２６にクロツクパルス
CK₂が入力するのが禁止される。そして、ナンド
回路Ｇ２２、インバータＧ２１から得られるラツ
チパルスのタイミングで、前記プリセツタブルア
ツプカウンタ２６のカウント内容がレジスタ２３
に記憶される。

これによつて、フリツプフロツプ回路２４から
は、基準信号２９Ｐと測定パルス２８Ｐとの時間
差に応じたパルス幅を有するパルス幅変調PWM
波が得られる。

この場合、前記プリセツタブルアツプカウンタ
２６の上位ビツト（フリツプフロツプ回路Ｑ１１
〜Ｑ１３）の出力は、ナンド回路Ｇ２５にて演算
され、その結果は、ラツチ回路Ｑ２６にラツチさ
れている。また、プリセツタブルアツプカウンタ
２６のキヤリーもビツトカウンタＱ１４を介して
キヤリーの有無がラツチ回路Ｑ２７にラツチされ
ている。したがつて、今、ラツチ回路Ｑ２６，Ｑ
２７の出力を，とすると、ナンド回路Ｇ
１５，Ｇ１６，Ｇ１７の演算出力は・
（PWM＋）となる。これは、基準信号２９Ｐ
と測定パルス２８Ｐの時間差が大きく、プリセツ
タブルアツプカウンタ２６のオーバーフロー状態
が生じた場合及び、それらの時間差が小さすぎ
て、所定制御範囲以下の場合にPWM波のパルス
幅に関係なくナンド回路Ｇ１７の出力を固定する
ためである。

上記のようなシステムを用いて、AFC回路、
APC回路を形成すると、第３図に示すようにな
る。第３図において、第２図と同一部は同符号を
用いて説明する。即ち、２進同期カウンタ２１の
キヤリーは、AFC側のフリツプフロツプ回路３
４のセツト入力として用いられる。このフリツプ
フロツプ回路３４のリセツト入力としては、コン
パレータ３２の一致出力が用いられる。このコン
パレータ３２は、前記２進同期カウンタ２１のカ
ウント内容と、レジスタ３３のラツチ内容を比較
している。

レジスタ３３には、図示していないが、先に述
べたプリセツタブルアツプカウンタ２６と同様な
カウンタの内容がラツチされている。AFC回路
側にあつては、モータの１回転につき多数個得ら
れるパルス間隔を測定する。したがつて、第２図
に示した基準パルス、測定パルスの代りに、回転
検出パルスを加え、その周期をプリセツタブルア
ツプカウンタによつて測定している。このAFC
回路側にあつても、APC回路側と同様に、PWM
波の演算をナンド回路Ｇ３２，Ｇ３３，Ｇ３４に
よつて行なつている。これによつて、ナンド回路
Ｇ３４からは、測定範囲内のときはPWM波が得
られ、測定範囲外のときは、一定のレベルに固定
される。

ここで、APC回路側のPWM波の最終的な出力
と、AFC回路側のラツチ回路Ｑ５４，Ｑ５５の
出力とは、ナンド回路Ｇ３３，Ｇ３５，Ｇ３６に
よつて関連されている。これは、AFC回路側が
安定していないときに、APC側の出力を得ても
無意味であり、かえつてAFC動作を乱す原因と
なるからである。したがつて、このサーボシステ
ムを備えたモータを回転零からスタートさせる
と、モータがある回転数（AFC引き込み範囲）
になるまでは、位相比較出力は、零（デユーテイ
０％）あるいは“１”（デユーテイ100％）を保つ
ている。

そこで上記のシステムの初期動作を考えた場
合、そのモータ駆動用の電圧出力は、第４図に示
すようになる。第４図において、曲線４０はモー
タ駆動電圧、曲線４１はモータ回転数の変化を示
し、（N1←→N2）で示す範囲がAFC回路で所定の
回転数に引き込む範囲である。従つて、APC回
路側のPWM波は、モータがある回転数になるま
では、一定のデユーテイに固定されている。第４
図ではデユーテイ零であつた場合を示している。
次に、モータの回転数がある一定の値までに達す
ると、次にAPC回路側のPWM波が得られ、
APC電圧（曲線４２で示す）は次第に立上り、
目標の電圧VPまで達することになる。この立上
り期間４４は主に第１図で説明したループフイル
タ１７の影響が大きい。このループフイルタ１７
は前述したように、ここで積分特性をもたせ、定
常時の位相誤差（ふらつき）を小くするためのも
のである。

このように、上記のデジタル処理システムにお
いては、APC電圧の立上りを、モータ始動時に
遅らせてしまう要因があり、位相ロツク状態にな
るまで時間がかかることになる。

この発明は、上述したような点に着目してなさ
れたもので、モータの立上り時間（位相ロツクに
なるまで）を少なくし得、また、デジタル回路特
有の電源投入時の内部フリツプフロツプ回路の初
期化も改めて初期化する必要のないデジタルサー
ボ装置を提供することを目的とする。

以下この発明の実施例を図面を参照して説明す
る。第５図において、第２図、第３図と同一部は
同符号を用いて説明するに、本装置の場合、
AFC回路側のラツチ回路Ｑ５４の出力は、ナ
ンド回路Ｇ４３の第２入力端に加えられるととも
に、さらにインバータＧ４２を介してナンド回路
Ｇ４４の第１入力端に加えられる。前記ナンド回
路Ｇ４３の第１入力端には、２進同期カウンタ２
１から、その１サイクル（キヤリー出力周期）の
中間に得られるパルスが加えられる。また、前記
ナンド回路Ｇ４４の第２入力端には、ナンド回路
Ｇ１７から得られるAPC回路側のPWM波が加え
られる。そして、ナンド回路Ｇ４３，Ｇ４４の出
力は、ナンド回路Ｇ４５の第１入力端子及び第２
入力端子に加えられ、このナンド回路Ｇ４５の出
力は、インバータＧ４６を介して導出される。

一方、AFC回路側において、ナンド回路Ｇ３
４の出力はナンド回路Ｇ５６、インバータＧ５７
を介して出力されるが、この場合、フリツプフロ
ツプ回路Ｑ６１，Ｑ６２、アンド回路Ｇ５１、ナ
ンド回路Ｇ５２，Ｇ５３，Ｇ５４，Ｇ５５によつ
て構成される回路によつて条件がつけられてい
る。

即ち、フリツプフロツプ回路Ｑ６１のクロツク
入力端子には、AFC回路側のラツチパルス（モ
ータの周波数回転検出パルスに相当する）が入力
され、フリツプフロツプ回路Ｑ６２のクロツク入
力端子には、APC回路側のプリセツタブルカウ
ンタのロードパルス（基準信号に相当する）が入
力される。フリツプフロツプ回路Ｑ６１，Ｑ６２
のデータ入力端子には、“１”が与えられている。
フリツプフロツプ回路Ｑ６１の出力，Ｑはナン
ド回路Ｇ５２，Ｇ５３の第１入力端にそれぞれ加
えられ、またフリツプフロツプ回路Ｑ６２の出力
Ｑ，Ｑはそれぞれナンド回路Ｇ５３，Ｇ５２の第
２入力端にそれぞれ加えられる。フリツプフロツ
プ回路Ｑ６１，Ｑ６２の各出力Ｑは、それぞれア
ンド回路Ｑ５１の第１、第２入力端に加えられ、
このアンド回路Ｇ５１の出力は各フリツプフロツ
プ回路Ｑ６１，Ｑ６２のクリア端子に加えられ
る。次にナンド回路Ｇ５２，Ｇ５３の出力は、各
ナンド回路Ｇ５４，Ｇ５５の第１入力端、第２入
力端に加えられる。ナンド回路Ｇ５４，Ｇ５５
は、フリツプフロツプ回路を構成しており、その
出力は、ナンド回路Ｇ５６の第１入力端に加えら
れる。

上記したフリツプフロツプ回路Ｑ６１，Ｑ６
２、ナンド回路Ｇ５２，Ｇ５３，Ｇ５４，Ｇ５
５、アンド回路Ｇ５１等は、AFC回路側におけ
る回転周波数_FG（回転検出パルスの周波数）と
APC回路側における基準信号周波数_Refとを周波
数を比較する。そして、_Ref＞_FGのときは、ナ
ンド回路Ｇ５６を非導通とし、AFC出力をデユ
ーテイ零とする。つまり、このときは、モータの
回転周波数が、基準信号（例えば垂直同期信号）
周波数よりも小さく、周波数引込み範囲内ではな
いことを意味するからである。したがつて、この
ときは、モータ駆動電圧としては、最大の電源電
圧に近いものが加えられている。第４図を参照す
る期間４５の範囲である。

一方、この場合、ラツチ回路３３の出力は当
然「１」である。この結果、ナンド回路Ｇ４３は
導通、ナンド回路Ｇ４４は非導通となり、APC
回路側においては、強制的に２進同期カウンタよ
り一定のデユーテイ50％のPWM波が得られるよ
うになる。なおこのデユーテイは、モータ位相ロ
ツクしたときに得られるであろうAPC出力を前
もつて設定している目標値であるから、必ずしも
50％でなくてもよい。このように、APC回路側
のPWM波を、強制的に回転数がAFC引き込み範
囲になるまで目標値に設定しておくことによつ
て、モータが位相ロツクするまでの時間を大幅に
短縮することができる。つまり、この場合の
APC出力電圧は、第４図に示した曲線４６のよ
うになり、立上り期間４４を無くすことができる
からである。このときは、AFC引き込み範囲で
あるから、ラツチ回路Ｑ５４の出力は当然
「０」となつており、ナンド回路Ｇ４４が導通、
ナンド回路Ｇ４３が非導通となる。

第６図は、上記したようなデジタル処理システ
ムを備えたサーボ装置を示すもので、この場合
は、VTRの回転ヘツドモータのデジタルサーボ
システムを示している。第６図において５１は回
転ヘツドモータであり、この回転ヘツドモータ５
１の回転系には、回転検出手段が設けられてい
る。回転検出手段としては、たとえば回転周波数
検出用の周波数検出パルス発生器５２と位相検出
用の位相検出パルス発生器５３が設けられてい
る。これらのパルス発生器は、たとえば永久磁石
を回転板に取付け、固定位置に磁気ヘツドを配置
し、永久磁石が廻りくることによつて磁気ヘツド
からパルスが得られる仕組となつている。周波数
検出パルスFG、位相検出パルスPGは、シユミツ
ト増幅器５４を介して、デジタル処理部５５に入
力される。このデジタル処理部５５には、基準信
号Ref（例えば垂直同期信号を１／２に分周した
信号、コントロールパルス）も入力されている。
さらにクロツクパルスCK₁，CK₂も入力される。
このデジタル処理部５５は、今までに説明した
PWM波を導出する部分であり、AFC回路側の
PWM波を出力端子５５Ｆから導出し、APC回路
側のPWM波を出力端子５５Ｐから導出する。出
力端子５５Ｆに得られたPWM波は、フイルタ５
６を介したのち、抵抗R₂を介して、モータドラ
イブ回路５８に入力される。また、APC回路側
の出力端子５５Ｐに得られたPWM波は、ループ
フイルタ、抵抗R₇を介してモータドライブ回路
５８に入力される。抵抗R₈，R₉はループゲイン
調整用として設けられている。今、フイルタ５６
を抵抗R₁、コンデンサC₁で構成し、フイルタ５
７を抵抗R₅，R₆、コンデンサC₄，C₅で構成して
いるものとする。またモータドライブ回路５８
は、演算増幅器OPAの出力が抵抗R₄を介してト
ランジスタTr₂，Tr₃の共通ベースに加えられる
ように構成されている。そして、トランジスタ
Tr₂，Tr₃の共通エミツタは、モータ５１に接続
されるとともに、コンデンサC₃、抵抗R₃の直列
回路を介して演算増幅器OPAの反転入力端子に
接続されている。またコンデンサC₃、抵抗R₃の
直列回路には、並列にコンデンサC₂が接続され
ている。トランジスタTr₂のコレクタは電源Ｂ１
に接続される。またトランジスタTr₂，Tr₃のベ
ースには、トランジスタTr₁のコレクタが接続さ
れる。このトランジスタTr₁は、モータ５１を始
動、停止するためのもので、これがオフのときは
モータ５１は回転し、オンのときはモータ５１は
オフする。

デジタル位相比較、周波数弁別出力に対して、
つまりデジタル処理部５５の出力インピーダンス
に比べて抵抗R₁，R₅はその値が充分大きく設定
されている。

AFCループのデジタル処理部以後の利得GA
は、 GA＝Z₂／Z₁、Z₁＝R₁＋R₂、Z₂＝１／１／R₃＋１／SC₃ となる。ここで、周波数弁別（AFC回路）側の
利得G_AFcは次のように設定される。

E_B1＊R₁＋R₂／R₁＋R₂＋R₃＞E_B2＊１／２ ……(1) この式において左辺は、AFC検波出力端電圧、
及びコンデンサC₃の両端電圧を零にしたときの
演算増幅器OPAの負側端子電圧であり、トラン
ジスタTr₁のオン状態からオフに移つたとき（回
転スタート時点）の電圧である。また右辺は、
APC検波器側の目標の電圧値と等しい電圧であ
る。

AFC検波の利得は、回転周波数検出パルスFG
の周波数_FG、リニア範囲時間（引き込み範囲に
なるまで）をΔTとすると、 ΔT＝１／ck₁×2^b _FG＝Ｎ×ａである。_FGは、（モータの回転数Ｎ）×（パルス個
数／１回転）であらわされる。また、パルス個
数／１回転＝ａ、ckiはクロツクパルスの周波数
である。ここで、ａ，ｂ，ck₁を選定することに
よつて、(1)式が満足できるように設定すればよ
い。

上記したようにこの発明は、モータの立上り時
間を少なくし得、安定した位相ロツク状態に迅速
になし得るデジタルサーボ装置を提供できる。

【図面の簡単な説明】

第１図はサーボ装置の基本的な説明図、第２図
はデジタルサーボ装置のデジタル処理部の一部分
を示す回路構成図、第３図はAFC，APC回路を
有したデジタルサーボ装置の一部分を示す回路構
成図、第４図はデジタルサーボ装置を作用させた
モータの動作を説明するのに示した動作説明図、
第５図は本発明の一実施例を示す回路構成図、第
６図は本発明装置の具体的使用例を示す構成図で
ある。２１…２進同期カウンタ、２２，３２…コンパ
レータ、２３，３３…レジスタ、２４，３４…フ
リツプフロツプ回路、２６…プリセツタブルアツ
プカウンタ、Ｇ１５〜Ｇ１７，Ｇ３３〜Ｇ３４…
ナンド回路、Ｇ４３〜Ｇ４５，Ｇ５２〜Ｇ５６…
ナンド回路、Ｇ５１…アンド回路、Ｑ６１，Ｑ６
２…フリツプフロツプ回路。

Claims

【特許請求の範囲】

１モータの回転周波数をあらわす回転周波数検
出パルス間をデジタル値でサンプルし、該デジタ
ル値を用いてこの値に対応したパルス幅の周波数
制御用パルス幅変調波を得、これをフイルタに通
してモータドライブ回路に加える自動周波数制御
手段と、前記モータの回転位相をあらわす回転位
相検出パルスと基準信号間をデジタル値でサンプ
ルし、該デジタル値を用いてこの値に対応したパ
ルス幅の回転位相制御用パルス幅変調波を得、こ
れをフイルタに通して前記モータドライブ回路に
加える自動位相制御手段とを具備したデジタルサ
ーボ装置において、前記基準信号と前記回転周波
数検出パルスを周波数比較し、該基準信号の周波
数が高い場合のみ前記周波数制御用パルス幅変調
波をオフする手段と、前記自動周波数制御手段が
その周波数引き込み範囲内にあるデジタル値をサ
ンプルしたときは前記自動位相制御手段側のパル
ス幅変調波を導出せしめ、前記周波数引き込み範
囲外のデジタル値をサンプルしているときは前記
自動位相制御手段側のパルス幅変調波のパルス幅
を目標に強制的に設定する手段とを具備したこと
を特徴とするデジタルサーボ装置。