JPH0255821B2 - - Google Patents
Info
- Publication number
- JPH0255821B2 JPH0255821B2 JP13677384A JP13677384A JPH0255821B2 JP H0255821 B2 JPH0255821 B2 JP H0255821B2 JP 13677384 A JP13677384 A JP 13677384A JP 13677384 A JP13677384 A JP 13677384A JP H0255821 B2 JPH0255821 B2 JP H0255821B2
- Authority
- JP
- Japan
- Prior art keywords
- vector
- element data
- register
- address
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30032—Movement instructions, e.g. MOVE, SHIFT, ROTATE, SHUFFLE
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
- G06F15/8076—Details on data register access
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Complex Calculations (AREA)
Description
【発明の詳細な説明】
本発明は、ベクトルレジスタ間のエレメントデ
ータ移送を行なうベクトルデータ処理装置に関す
る。
ータ移送を行なうベクトルデータ処理装置に関す
る。
（従来技術）
従来のベクトルデータ処理装置は米国特許第
4128880号公報を参照できる。第２図を参照する
と、この公報によればベクトルレジスタ１０およ
び１１、読出し／書込みアドレスレジスタ２０お
よび２１、エレメントデータ入力選択回路３０、
エレメントデータ出力選択回路４０、および演算
器５０から構成されている。
4128880号公報を参照できる。第２図を参照する
と、この公報によればベクトルレジスタ１０およ
び１１、読出し／書込みアドレスレジスタ２０お
よび２１、エレメントデータ入力選択回路３０、
エレメントデータ出力選択回路４０、および演算
器５０から構成されている。
ベクトルレジスタ１０および１１はそれぞれが
複数個のエレメントデータを保持するもので、通
常複数個設けられる。読出し／書込みアドレスレ
ジスタ２０および２１はベクトルレジスタ１０お
よび１１内に保持されているエレメントデータの
ロケーシヨンを指定するもので、初期設定で
“０”にクリアされるともに、＋１カウント機能を
有する。
複数個のエレメントデータを保持するもので、通
常複数個設けられる。読出し／書込みアドレスレ
ジスタ２０および２１はベクトルレジスタ１０お
よび１１内に保持されているエレメントデータの
ロケーシヨンを指定するもので、初期設定で
“０”にクリアされるともに、＋１カウント機能を
有する。
１個のベクトルレジスタに保持されているエレ
メントデータの部分ベクトル演算を行なう場合、
このベクトルレジスタに保持されているエレメン
トデータの一部を他のベクトルレジスタに移送し
ておく必要がある。
メントデータの部分ベクトル演算を行なう場合、
このベクトルレジスタに保持されているエレメン
トデータの一部を他のベクトルレジスタに移送し
ておく必要がある。
このために、ベクトルレジスタと主メモリとの
間のストア／ロード命令を用いたエレメントデー
タを移送する方法またはシフト命令を用いて移送
する方法がとられている。
間のストア／ロード命令を用いたエレメントデー
タを移送する方法またはシフト命令を用いて移送
する方法がとられている。
前者の方法では、ベクトルレジスタ１０に保持
されているエレメントデータがストア命令により
ベクトル長指定分だ主メモリに順次ストアされ、
ストアされたエレメントデータの一部がベクトル
レジスタ１１にロードされる。まずストア命令に
おける移送元ベクトルレジスタ１０と移送するベ
クトル長との指定に応答して、読出し／書込みア
ドレスレジスタ２０は“０”に初期設定される。
この初期設定に応答して、ベクトルレジスタ１０
に保持されているエレメントデータのロケーシヨ
ン０がエレメントデータ出力選択回路４０へ出力
され、読出し／書込みアドレスレジスタ２０のカ
ウントアツプにともないエレメントデータが順次
出力される。エレメントデータ出力選択回路４０
を介して与えられるベクトルレジスタ１０の出力
は主メモリへ順次移送される。
されているエレメントデータがストア命令により
ベクトル長指定分だ主メモリに順次ストアされ、
ストアされたエレメントデータの一部がベクトル
レジスタ１１にロードされる。まずストア命令に
おける移送元ベクトルレジスタ１０と移送するベ
クトル長との指定に応答して、読出し／書込みア
ドレスレジスタ２０は“０”に初期設定される。
この初期設定に応答して、ベクトルレジスタ１０
に保持されているエレメントデータのロケーシヨ
ン０がエレメントデータ出力選択回路４０へ出力
され、読出し／書込みアドレスレジスタ２０のカ
ウントアツプにともないエレメントデータが順次
出力される。エレメントデータ出力選択回路４０
を介して与えられるベクトルレジスタ１０の出力
は主メモリへ順次移送される。
次にロード命令における部分ベクトル演算に必
要なエレメントデータのロード開始アドレスと、
ロード先のベクトルレジスタ１１およびベクトル
長指定に応答して読出し／書込みアドレスレジス
タ２１の指示に従い主メモリからベクトルレジス
タ１１にエレメントデータが順次ロードされる 後者の方法ではベクトルレジスタ１０に保持さ
れているエレメントデータがシフト命令により１
語ずつシフトされてベクトルレジスタ１１に移送
される。
要なエレメントデータのロード開始アドレスと、
ロード先のベクトルレジスタ１１およびベクトル
長指定に応答して読出し／書込みアドレスレジス
タ２１の指示に従い主メモリからベクトルレジス
タ１１にエレメントデータが順次ロードされる 後者の方法ではベクトルレジスタ１０に保持さ
れているエレメントデータがシフト命令により１
語ずつシフトされてベクトルレジスタ１１に移送
される。
シフト命令でシフトすべきエレメントデータを
保持するベクトルレジスタ１０とシフト結果を移
送するベクトルレジスタ１１、シフト量およびベ
クトル長を指定すると、読出し／書込みアドレス
レジスタ２０のカウントアツプにともないベクト
ルレジスタ１０に保持されているエレメントデー
タはロケーシヨン０からエレメントデータ出力選
択回路４０に順次出力される。エレメントデータ
出力選択回路４０を介して与えられたベクトルレ
ジスタ１０の出力は演算器５０に送られる。演算
器５０はエレメントデータ出力選択回路４０の出
力と命令で指定されたシフト量に応答してシフト
動作を行なう。
保持するベクトルレジスタ１０とシフト結果を移
送するベクトルレジスタ１１、シフト量およびベ
クトル長を指定すると、読出し／書込みアドレス
レジスタ２０のカウントアツプにともないベクト
ルレジスタ１０に保持されているエレメントデー
タはロケーシヨン０からエレメントデータ出力選
択回路４０に順次出力される。エレメントデータ
出力選択回路４０を介して与えられたベクトルレ
ジスタ１０の出力は演算器５０に送られる。演算
器５０はエレメントデータ出力選択回路４０の出
力と命令で指定されたシフト量に応答してシフト
動作を行なう。
シフト量は通常１語右シフト指定である。エレ
メントデータを１語分右シフトして出力すること
により演算器５０の出力はエレメントデータ入力
選択回路３０を介してベクトルレジスタ１１に１
語分シフトした形式で移送される。
メントデータを１語分右シフトして出力すること
により演算器５０の出力はエレメントデータ入力
選択回路３０を介してベクトルレジスタ１１に１
語分シフトした形式で移送される。
読出し／書込みアドレスレジスタ２１も＋１カ
ウント機能を有し、エレメントデータ入力選択回
路３０から出力されるエレメントデータのロケー
シヨンを順次指定する。
ウント機能を有し、エレメントデータ入力選択回
路３０から出力されるエレメントデータのロケー
シヨンを順次指定する。
このシフト動作を繰り返すことで所定のエレメ
ントデータ移送が終了する。
ントデータ移送が終了する。
従つて、どちらの方式も主メモリまたは演算器
を必要とするためエレメントデータ移送の性能が
低くしかも後続の命令が主メモリまたは演算器を
必要とするとき競合してしまうという欠点があ
る。
を必要とするためエレメントデータ移送の性能が
低くしかも後続の命令が主メモリまたは演算器を
必要とするとき競合してしまうという欠点があ
る。
（発明の目的）
本発明の目的は、第１のベクトル格納手段の任
意の開始アドレスから第２のベクトル格納手段へ
エレメントデータを直接移送することにより、高
速にベクトル格納手段間のエレメントデータ移送
をできるようにしたベクトルデータ処理装置を提
供することにある。
意の開始アドレスから第２のベクトル格納手段へ
エレメントデータを直接移送することにより、高
速にベクトル格納手段間のエレメントデータ移送
をできるようにしたベクトルデータ処理装置を提
供することにある。
（発明の構成）
本発明のベクトルデータ処理装置は順序付けら
れたエレメントデータを保持する第１のベクトル
格納手段と該第１のベクトル格納手段の任意の読
出し開始アドレスを設定するアドレス設定手段
と、 該アドレス設定手段により設定されたアドレス
から順次読出されたエレメントデータを第２のベ
クトル格納手段へ移送する手段とを含む。
れたエレメントデータを保持する第１のベクトル
格納手段と該第１のベクトル格納手段の任意の読
出し開始アドレスを設定するアドレス設定手段
と、 該アドレス設定手段により設定されたアドレス
から順次読出されたエレメントデータを第２のベ
クトル格納手段へ移送する手段とを含む。
（発明の実施例）
次に本発明について図面を参照して詳細に説明
する。
する。
第１図を参照すると、本発明の一実施例は、ベ
クトルレジスタ１００および１０１、読出しアド
レスレジスタ１１０および１１１、書込みアドレ
スレジスタ１２０および１２１、読出しアドレス
選択回路１３０および１３１、書込みアドレス選
択回路１４０および１４１、およびエレメントデ
ータ入力選択回路２００を有している。
クトルレジスタ１００および１０１、読出しアド
レスレジスタ１１０および１１１、書込みアドレ
スレジスタ１２０および１２１、読出しアドレス
選択回路１３０および１３１、書込みアドレス選
択回路１４０および１４１、およびエレメントデ
ータ入力選択回路２００を有している。
本実施例の動作は以下の通りである。
複数個のベクトルレジスタ、本実施例では２個
のベクトルレジスタ１００および１０１はそれぞ
れが順序付けられた複数のエレメントデータを保
持するもので、演算器から出力される演算結果あ
るいは主メモリから出力されるロードデータを格
納する。１個のベクトルレジスタに保持されてい
るエレメントデータの部分ベクトル演算を行なう
場合、このベクトルレジスタに保持されていエレ
メントデータの一部を他のベクトルレジスタに移
送しておく必要がある。
のベクトルレジスタ１００および１０１はそれぞ
れが順序付けられた複数のエレメントデータを保
持するもので、演算器から出力される演算結果あ
るいは主メモリから出力されるロードデータを格
納する。１個のベクトルレジスタに保持されてい
るエレメントデータの部分ベクトル演算を行なう
場合、このベクトルレジスタに保持されていエレ
メントデータの一部を他のベクトルレジスタに移
送しておく必要がある。
演算器から出力された演算結果あるいは主メモ
リから出力されたロードデータを保持している移
送元のベクトルレジスタをベクトルレジスタ１０
０とし、そのベクトルレジスタ１００に格納され
ているエレメントデータの一部を移送する移送先
レジスタをベクトルレジスタ１０１とする場合、
命令によつて移送元ベクトルレジスタ１００の番
号と移送先ベクトルレジスタ１０１の番号が指定
される。移送元ベクトルレジスタ１００への読出
し開始アドレスは、命令あるいは命令付随情報と
して、読出しアドレス選択回路１３０に入力され
るが、命令によつて指定されない場合には“０”
が入力される。
リから出力されたロードデータを保持している移
送元のベクトルレジスタをベクトルレジスタ１０
０とし、そのベクトルレジスタ１００に格納され
ているエレメントデータの一部を移送する移送先
レジスタをベクトルレジスタ１０１とする場合、
命令によつて移送元ベクトルレジスタ１００の番
号と移送先ベクトルレジスタ１０１の番号が指定
される。移送元ベクトルレジスタ１００への読出
し開始アドレスは、命令あるいは命令付随情報と
して、読出しアドレス選択回路１３０に入力され
るが、命令によつて指定されない場合には“０”
が入力される。
また、移送先ベクトルレジスタへの書込み開始
アドレスも同様に命令あるいは命令付随情報とし
て、書込みアドレス選択回路１４１に入力される
が、命令によつて指定されない場合には“０”が
入力される。なお、これらの開始アドレスの設定
経路は図示されていない。
アドレスも同様に命令あるいは命令付随情報とし
て、書込みアドレス選択回路１４１に入力される
が、命令によつて指定されない場合には“０”が
入力される。なお、これらの開始アドレスの設定
経路は図示されていない。
一方、移送元ベクトルレジスタ番号がベクトル
レジスタ１０１を指定し、移送先ベクトルレジス
タ番号がベクトルレジスタ１００を指定するよう
な命令である場合には、移送元ベクトルレジスタ
の読出し開始アドレスは命令あるいは命令付随情
報として、読出しアドレス選択回路１３１に入力
される。移送先ベクトルレジスタの書込み開始ア
ドレスも同様に命令あるいは命令付随情報とし
て、書込みアドレス選択回路１４０に入力され
る。これらの場合も命令によつて指定されない場
合には“０”が入力される。なお、これらの開始
アドレス設定経路も図示されていない。ベクトル
レジスタ１００および１０１に保持できる最大エ
レメントデータ長をそれぞれ64個とし、ベクトル
レジスタ１００からベクトルレジスタ１０１へ32
個のエレメントデータを移送する場合には、まず
ベクトル長指定を“32”とする。命令によつて移
送元ベクトルレジスタ番号をベクトルレジスタ１
００、移送先ベクトルレジスタ番号をベクトルレ
ジスタ１０１とそれぞれ指定し、ベクトルレジス
タ１００の読出し開始アドレスを“32”と指定す
る。命令によつて指定された読出し開始アドレス
は読出しアドレス選択回路１３０に入力され、選
択されて読出しアドレスレジスタ１１０に“32”
の値が格納される。同時に書込み開始アドレスは
命令で指定されていないため書込みアドレス選択
回路１４１にて“０”が入力される。これが選択
されて書込みアドレスレジスタ１２１に“０”が
初期設定される。ベクトルレジスタ１００は読出
しアドレスレジスタ１１０で指定されるロケーシ
ヨンのエレメントデータをエレメントデータ入力
選択回路２００に出力する。読出しアドレスレジ
スタ１１０はエレメントデータを順次読出すため
に＋１カウント機能を有し、ロケーシヨン３２の
次はロケーシヨン３３、その次はロケーシヨン３
４とカウントされる。カウントされたロケーシヨ
ンにベクトル長指定分だけベクトルレジスタ１０
０内に保持されているエレメントデータが読出さ
れ、エレメントデータ入力選択回路２００に出力
される。エレメントデータ入力選択回路２００は
ベクトルレジスタ１００から読出されたエレメン
トデータをベクトルレジスタ１０１に入力するよ
う選択指示する。
レジスタ１０１を指定し、移送先ベクトルレジス
タ番号がベクトルレジスタ１００を指定するよう
な命令である場合には、移送元ベクトルレジスタ
の読出し開始アドレスは命令あるいは命令付随情
報として、読出しアドレス選択回路１３１に入力
される。移送先ベクトルレジスタの書込み開始ア
ドレスも同様に命令あるいは命令付随情報とし
て、書込みアドレス選択回路１４０に入力され
る。これらの場合も命令によつて指定されない場
合には“０”が入力される。なお、これらの開始
アドレス設定経路も図示されていない。ベクトル
レジスタ１００および１０１に保持できる最大エ
レメントデータ長をそれぞれ64個とし、ベクトル
レジスタ１００からベクトルレジスタ１０１へ32
個のエレメントデータを移送する場合には、まず
ベクトル長指定を“32”とする。命令によつて移
送元ベクトルレジスタ番号をベクトルレジスタ１
００、移送先ベクトルレジスタ番号をベクトルレ
ジスタ１０１とそれぞれ指定し、ベクトルレジス
タ１００の読出し開始アドレスを“32”と指定す
る。命令によつて指定された読出し開始アドレス
は読出しアドレス選択回路１３０に入力され、選
択されて読出しアドレスレジスタ１１０に“32”
の値が格納される。同時に書込み開始アドレスは
命令で指定されていないため書込みアドレス選択
回路１４１にて“０”が入力される。これが選択
されて書込みアドレスレジスタ１２１に“０”が
初期設定される。ベクトルレジスタ１００は読出
しアドレスレジスタ１１０で指定されるロケーシ
ヨンのエレメントデータをエレメントデータ入力
選択回路２００に出力する。読出しアドレスレジ
スタ１１０はエレメントデータを順次読出すため
に＋１カウント機能を有し、ロケーシヨン３２の
次はロケーシヨン３３、その次はロケーシヨン３
４とカウントされる。カウントされたロケーシヨ
ンにベクトル長指定分だけベクトルレジスタ１０
０内に保持されているエレメントデータが読出さ
れ、エレメントデータ入力選択回路２００に出力
される。エレメントデータ入力選択回路２００は
ベクトルレジスタ１００から読出されたエレメン
トデータをベクトルレジスタ１０１に入力するよ
う選択指示する。
一方、ベクトルレジスタ１０１は書込みアドレ
スレジスタ１２１で指定されるロケーシヨンに、
エレメントデータ入力選択回路２００から第１番
目のエレメントデータが出力される時点でエレメ
ントデータの書込みを開始する。書込みアドレス
レジスタ１２１も読出しアドレスレジスタ１１０
と同様にエレメントデータを順次書込むために＋
１カウント機能を有し、ロケーシヨン０の次はロ
ケーシヨン１、その次はロケーシヨン２とカウン
トされる。カウントされたロケーシヨンにベクト
ル長指定分だけエレメントデータ入力選択回路２
００から出力されるエレメントデータが書込まれ
る。この動作は移送したエレメントデータ数が
“32”に達したとき、すなわちベクトル長指定に
等しくなつたとき終了する。
スレジスタ１２１で指定されるロケーシヨンに、
エレメントデータ入力選択回路２００から第１番
目のエレメントデータが出力される時点でエレメ
ントデータの書込みを開始する。書込みアドレス
レジスタ１２１も読出しアドレスレジスタ１１０
と同様にエレメントデータを順次書込むために＋
１カウント機能を有し、ロケーシヨン０の次はロ
ケーシヨン１、その次はロケーシヨン２とカウン
トされる。カウントされたロケーシヨンにベクト
ル長指定分だけエレメントデータ入力選択回路２
００から出力されるエレメントデータが書込まれ
る。この動作は移送したエレメントデータ数が
“32”に達したとき、すなわちベクトル長指定に
等しくなつたとき終了する。
移送元ベクトルレジスタの読出し開始アドレス
をｍとしたとき、64−（ｍ−１）以上の値をベク
トル長指定で指定されている場合には次のように
なる。すなわち、読出しアドレスレジスタ１１０
はベクトルレジスタ１００のロケーシヨンが
“63”に達するとその次はロケーシヨン０を指定
し、順次ベクトル長指定数分だけカウントしてい
く機能を有している。
をｍとしたとき、64−（ｍ−１）以上の値をベク
トル長指定で指定されている場合には次のように
なる。すなわち、読出しアドレスレジスタ１１０
はベクトルレジスタ１００のロケーシヨンが
“63”に達するとその次はロケーシヨン０を指定
し、順次ベクトル長指定数分だけカウントしてい
く機能を有している。
他の命令で、移送元ベクトルレジスタ番号をベ
クトルレジスタ１００、移送先ベクトルレジスタ
番号をベクトルレジスタ１０１と指定し、ベクト
ルレジスタ１０１の書込み開始アドレスを“32”
と指定したとする。読出し開始アドレスは、命令
で指定されていないため読出しアドレス選択回路
１３０にて“０”が入力され、これが選択されて
読出しアドレスレジスタ１１０に“０”が初期設
定される。命令で指定された書込み開始アドレス
は書込みアドレス選択回路１４１に入力され、選
択されて書込みアドレスレジスタ１２１に“32”
の値が格納される。
クトルレジスタ１００、移送先ベクトルレジスタ
番号をベクトルレジスタ１０１と指定し、ベクト
ルレジスタ１０１の書込み開始アドレスを“32”
と指定したとする。読出し開始アドレスは、命令
で指定されていないため読出しアドレス選択回路
１３０にて“０”が入力され、これが選択されて
読出しアドレスレジスタ１１０に“０”が初期設
定される。命令で指定された書込み開始アドレス
は書込みアドレス選択回路１４１に入力され、選
択されて書込みアドレスレジスタ１２１に“32”
の値が格納される。
読出しアドレスレジスタ１１０は＋１カウント
機能を有する。このレジスタ１１０からのアドレ
スに応答して、ベクトルレジスタ１００のロケー
シヨン０から順次エレメントデータが読出され、
エレメントデータ入力選択回路２００に出力され
る。書込みアドレスレジスタも同様に＋１カウン
ト機能を有し、エレメントデータ入力選択回路２
００から第１番目のエレメントデータすなわちベ
クトルレジスタ１００のロケーシヨン０から読出
したエレメントデータが出力される時点で書込み
を開始する。この動作は移送したエレメントデー
タ数が“32”に達したとき、すなわちベクトル長
指定に等しくなつたとき終了する。また、移送先
の書込み開始アドレスをｍとしたとき、64−（ｍ
−１）以上の値をベクトル長指定で指定されてい
る場合には、書込みアドレスレジスタ１２１はベ
クトルレジスタ１０１のロケーシヨンが“63”に
達するとその次はロケーシヨン０に戻り、順次ベ
クトル長指定数分だけカウントしていく機能を有
している。
機能を有する。このレジスタ１１０からのアドレ
スに応答して、ベクトルレジスタ１００のロケー
シヨン０から順次エレメントデータが読出され、
エレメントデータ入力選択回路２００に出力され
る。書込みアドレスレジスタも同様に＋１カウン
ト機能を有し、エレメントデータ入力選択回路２
００から第１番目のエレメントデータすなわちベ
クトルレジスタ１００のロケーシヨン０から読出
したエレメントデータが出力される時点で書込み
を開始する。この動作は移送したエレメントデー
タ数が“32”に達したとき、すなわちベクトル長
指定に等しくなつたとき終了する。また、移送先
の書込み開始アドレスをｍとしたとき、64−（ｍ
−１）以上の値をベクトル長指定で指定されてい
る場合には、書込みアドレスレジスタ１２１はベ
クトルレジスタ１０１のロケーシヨンが“63”に
達するとその次はロケーシヨン０に戻り、順次ベ
クトル長指定数分だけカウントしていく機能を有
している。
さらに他の命令で、移送元ベクトルレジスタ番
号をベクトルレジスタ１００、移送先ベクトルレ
ジスタ番号をベクトルレジスタ１０１と指定し、
ベクトルレジスタ１００の読出し開始アドレスを
“32”、ベクトルレジスタ１０１の書込み開始アド
レスを“32”と指定したとする。読出し開始アド
レスおよび書込み開始アドレスはともに命令で指
定されているため読出しアドレス選択回路１３０
および書込みアドレス選択回路１４１にそれぞれ
開始アドレス“32”が入力され、選択されて、読
出しアドレスレジスタ１１０および書込みアドレ
スレジスタ１２１に格納される。読出しアドレス
レジスタ１１０は＋１カウント機能を有している
ためベクトルレジスタ１００のロケーシヨン３２
から順次ベクトルデータを読出し、エレメントデ
ータ入力選択回路２００に出力していく。また書
込みアドレスレジスタ１２１も＋１カウント機能
を有し、エレメントデータ入力選択回路２００か
ら出力されるエレメントデータをベクトルレジス
タ１０１のロケーシヨン３２から順次書込んでい
く。この動作は移送したエレメントデータ数が
“32”に達したとき、すなわちベクトル長指定に
等しくなつたとき終了する。また読出し開始アド
レスおよび書込み開始アドレスをそれぞれｍ，ｎ
としたとき、ベクトル長指定が64−（ｍ−１）よ
り大きいと読出しアドレスレジスタの内容は63か
ら０に戻つてカウントを続行する。ベクトル長指
定が64−（ｎ−１）より大きいと書込みアドレス
レジスタの内容は63から０に戻つてカウントを続
行する。
号をベクトルレジスタ１００、移送先ベクトルレ
ジスタ番号をベクトルレジスタ１０１と指定し、
ベクトルレジスタ１００の読出し開始アドレスを
“32”、ベクトルレジスタ１０１の書込み開始アド
レスを“32”と指定したとする。読出し開始アド
レスおよび書込み開始アドレスはともに命令で指
定されているため読出しアドレス選択回路１３０
および書込みアドレス選択回路１４１にそれぞれ
開始アドレス“32”が入力され、選択されて、読
出しアドレスレジスタ１１０および書込みアドレ
スレジスタ１２１に格納される。読出しアドレス
レジスタ１１０は＋１カウント機能を有している
ためベクトルレジスタ１００のロケーシヨン３２
から順次ベクトルデータを読出し、エレメントデ
ータ入力選択回路２００に出力していく。また書
込みアドレスレジスタ１２１も＋１カウント機能
を有し、エレメントデータ入力選択回路２００か
ら出力されるエレメントデータをベクトルレジス
タ１０１のロケーシヨン３２から順次書込んでい
く。この動作は移送したエレメントデータ数が
“32”に達したとき、すなわちベクトル長指定に
等しくなつたとき終了する。また読出し開始アド
レスおよび書込み開始アドレスをそれぞれｍ，ｎ
としたとき、ベクトル長指定が64−（ｍ−１）よ
り大きいと読出しアドレスレジスタの内容は63か
ら０に戻つてカウントを続行する。ベクトル長指
定が64−（ｎ−１）より大きいと書込みアドレス
レジスタの内容は63から０に戻つてカウントを続
行する。
本実施例では、ベクトルレジスタ数を２とした
が、本発明は、２に限定されるものでなく、ま
た、エレメントデータの移送元をベクトルレジス
タ１００、移送先をベクトルレジスタ１０１とし
たが、これに限定されるものではなく命令によつ
て任意に指定できる。
が、本発明は、２に限定されるものでなく、ま
た、エレメントデータの移送元をベクトルレジス
タ１００、移送先をベクトルレジスタ１０１とし
たが、これに限定されるものではなく命令によつ
て任意に指定できる。
（発明の効果）
本発明には、第１のベクトル格納手段の任意の
読出し開始アドレスを設定できる手段と、ベクト
ル格納手段間のエレメントデータ移送手段を設け
ることにより、ベクトル格納手段間のエレメント
データ移送を任意の開始アドレスから高速に実現
できるという効果がある。
読出し開始アドレスを設定できる手段と、ベクト
ル格納手段間のエレメントデータ移送手段を設け
ることにより、ベクトル格納手段間のエレメント
データ移送を任意の開始アドレスから高速に実現
できるという効果がある。
第１図は本発明の一実施例を示す図および第２
図は従来例を示す図である。 １０，１１，１００，１０１……ベクトルレジ
スタ、２０，２１……読出し／書込みアドレスレ
ジスタ、３０，２００……エレメントデータ入力
選択回路、４０……エレメントデータ出力選択回
路、５０……演算器、１１０，１１１……読出し
アドレスレジスタ、１２０，１２１……書込みア
ドレスレジスタ、１３０，１３１……読出しアド
レス選択回路、１４０，１４１……書込みアドレ
ス選択回路。
図は従来例を示す図である。 １０，１１，１００，１０１……ベクトルレジ
スタ、２０，２１……読出し／書込みアドレスレ
ジスタ、３０，２００……エレメントデータ入力
選択回路、４０……エレメントデータ出力選択回
路、５０……演算器、１１０，１１１……読出し
アドレスレジスタ、１２０，１２１……書込みア
ドレスレジスタ、１３０，１３１……読出しアド
レス選択回路、１４０，１４１……書込みアドレ
ス選択回路。
Claims (1)
- 【特許請求の範囲】 １ 順序付けられたエレメントデータを保持する
第１のベクトル格納手段と、この第１のベクトル
格納手段の任意の読出し開始アドレスを設定する
アドレス設定手段と、 このアドレス設定手段により設定されたアドレ
スから読出されたエレメントデータを第２のベク
トル格納手段へ順次移送する移送手段とを含むこ
とを特徴とするベクトルデータ処理装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13677384A JPS6116363A (ja) | 1984-07-02 | 1984-07-02 | ベクトルデ−タ処理装置 |
| EP85108148A EP0167959B1 (en) | 1984-07-02 | 1985-07-01 | Computer vector register processing |
| DE8585108148T DE3585972D1 (de) | 1984-07-02 | 1985-07-01 | Rechner-vektorregisterverarbeitung. |
| US06/751,112 US5019969A (en) | 1984-07-02 | 1985-07-02 | Computer system for directly transferring vactor elements from register to register using a single instruction |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13677384A JPS6116363A (ja) | 1984-07-02 | 1984-07-02 | ベクトルデ−タ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6116363A JPS6116363A (ja) | 1986-01-24 |
| JPH0255821B2 true JPH0255821B2 (ja) | 1990-11-28 |
Family
ID=15183174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13677384A Granted JPS6116363A (ja) | 1984-07-02 | 1984-07-02 | ベクトルデ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6116363A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63172367A (ja) * | 1987-01-09 | 1988-07-16 | Nec Corp | ベクトルデ−タ処理装置 |
-
1984
- 1984-07-02 JP JP13677384A patent/JPS6116363A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6116363A (ja) | 1986-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5019969A (en) | Computer system for directly transferring vactor elements from register to register using a single instruction | |
| JPH0433029A (ja) | メモリ装置とその駆動方法 | |
| US6795874B2 (en) | Direct memory accessing | |
| JPH0255821B2 (ja) | ||
| JPH06103225A (ja) | チェーン式ｄｍａ方式及びそのためのｄｍａコントローラ | |
| JPS6211736B2 (ja) | ||
| JPH0255822B2 (ja) | ||
| JPS6116364A (ja) | ベクトルデ−タ処理装置 | |
| JPS6116365A (ja) | ベクトルデ−タ処理装置 | |
| JPH0395916A (ja) | 露光データ転送方法および転送装置 | |
| JPS62232073A (ja) | ベクトルデ−タ処理装置 | |
| JPS62232074A (ja) | ベクトルデ−タ処理装置 | |
| KR0134461B1 (ko) | 스택 겸용 선입 선출 메모리 장치 | |
| JPH08129376A (ja) | １チップメモリデバイス | |
| JPH07182849A (ja) | Ｆｉｆｏメモリ | |
| JPH01119823A (ja) | 先入れ先出し記憶装置 | |
| JP2699482B2 (ja) | データ転送制御装置 | |
| JP3216148B2 (ja) | 並び替え機能付きデータ転送装置 | |
| JPH04321993A (ja) | 記憶制御装置 | |
| JPH0567035A (ja) | Ｄｍａ転送におけるデータアライメント方式 | |
| JPS638553B2 (ja) | ||
| JP3033334B2 (ja) | データ記憶装置 | |
| JPH04333950A (ja) | 情報処理システム | |
| JPH0332829B2 (ja) | ||
| JPH05128001A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |